实验七集成触发器的应用

实验七集成触发器的应用实验基本RS触发器和D触发器一、实验目的1.熟悉并验证触发器的逻辑功能。2.掌握RS和D触发器的使用方法和逻辑功能的测试方法。二、实验预习要求1．预习触发器的相关内容。2．熟悉触发器功能测试表格。三、实验原理触发器是一个具有记忆功能的二进制信息存储器件，是构成多种时序电路的最基本逻辑单元。触发器具有两个稳定状态，即0和1，在一定的外界信号作用下，可以从一个稳定状态翻转到另一个稳定状态。1．基本RS触发器图3、1为由二个与非门交叉藕合构成的基本RS触发器。基本RS触发器具有置0、置1和保持三种功能。通常称s为置1端，因为s=0时触发器被置1；R为置0端，因为R=0时触发器被置0，当s=R=1时状态保持。基本RS触发器也可以用二个或非门组成，此时为高电平触发器。图3、1基本RS触发器2、D触发器D触发器的状态方程为：Qn+1=D。其状态的更新发生在CP脉冲的边沿，74LS74（CC4013），74LS175（CC4042）等均为上升沿触发，故又称之为上升沿触发器的边沿触发器，触发器的状态只取决于时针到来前D端的状态。D触发器应用很广，可用做数字信号的寄存，移位寄存，分频和波形发生器等，其逻辑符号如下：图3、2双D触发器图3、3D触发器逻辑符号四、实验仪器设备1、仿真软件。2、74LS74（CC4013），74LS00（CC4011）。五、练习内容及方法1．测试基本RS触发器的逻辑功能按图3、1连接电路，用两个与非门组成基本RS触发器，输入端S、R接逻辑开关的输出插口，输出端Q、1Q接逻辑电平显示输入接口，按表3、1的要求测试，并记录；U1A1237400N&U1B4567400N&X12.5VX22.5VJ1Key=AJ2Key=B5VVCCSR由与非门构成的基本RS触发器说明：由5V电源代替高电平，地代替低电平，由指示灯来显示输出电平的高低，亮为高电平，不亮为低电平S=0,R=1,Q=1;S=1,R=0,Q=0;S=1,R=1,Q不变；S=0,R=0,Q为不定态。S为置1端，R为置0端；触发器低电平有效QQ1表3、1RS触发器的逻辑功能2．测试D触发器的逻辑功能。（1）测试，的复位、置位功能。在=0，=1作用期间，改变D与CP的状态，观察Q、Q状态。在=1，=0作用期间，改变D与CP的状态，观察Q、Q状态。U1A7474N1D21Q5~1Q6~1CLR11CLK3~1PR45VVCCQCT1FXLA1XFG15VVCCJ1Key=SpaceD触发器逻辑功能的测试电路（集成电路）自拟表格记录。（2）测试D触发器的逻辑功能表3、2D触发器的逻辑功能按表3、2进行测试，并观察触发器状态更新是否发生在CP脉冲的上升沿（即01），记录在表格中。(3)用D触发器构成分频器。按图3、4连接电路,构成2分频和4分频器。图3、4用74LS74双D触发器构成分频器在CP1端加入1KHz的连续方波，并用示波器观察CP，Q1，Q2各端的波形。再取一只74LS74组件，仿图3、4电路连成8分频和16分频器六、实验报告1．整理实验所测结果，总结RS触发器和D触发器的特点。2．画出分频器实验测得的波形图。七、思考题在R-S触发器中，对触发器脉冲的宽度有何要求？J-K触发器一、实验目的1、掌握J-K触发器的逻辑功能。2、掌握集成J-K触发器逻辑功能的测试方法。3、掌握触发器之间的相互转换方法。二、实验预习要求1、复习J-K触发器的逻辑功能。2、掌握D触发器和J-K触发器的真值表及其转换的基本方法。三、实验原理1、J-K触发器74LS112双J-K触发器的逻辑符号和J-K触发器引脚功能分别如图6、1,图6、2所示。图6、1为J-K触发器的逻辑符号图6、2为74LS112双J-K触发器引脚功能。本实验中采用的74LS112为下降沿触发的边沿触发器。其状态方程为：其中J和K为数据输入端，是触发器状态更新的依据，若J、K有两个或两个以上输入端时，组成与的关系。触发器的功能表如表6、1所示：表6、1触发器的功能表2、触发器的相互转换在集成触发器的产品中，每一种触发器都有自己固定的逻辑功能。但可以利用转换的方法获得具有其他功能的触发器。例如将J-K触发器转换成D触发器、T触发器、Tˊ触发器。其转换电路如图6、3所示。(a)J-K转换成D(b)J-K转换成T(c)J-K转换成Tˊ图6、3J-K触发器转换成D、T、Tˊ触发器四、实验仪器设备1、仿真软件；2、74LS112（或CC4027），74LS00（或CC4011），74LS74（或CC4013）。五、练习内容及方法1、测试JK触发器74LS112逻辑功能。（1）测试的复位、置位功能。将J，K端接逻辑开关输出插口，CP端接单脉冲，Q、Q端接至逻辑电平显示插口。在=0，=1或=0，=1作用期间记录J、K及CP的状态，观察Q、Q状态并记录。（2）测试J-K触发器的逻辑功能；按表6、1的要求改变JK、CP的状态，观察Q、Q状态变化，观察Q端的状态更新是否发生在CP脉冲的下降沿（即CP由10），并记录之。（3）将JK触发器转换成D触发器。按图6-3的（a）图连接电路，CP接单脉冲源，Q端接逻辑电平显示插口，验证逻辑功能，并自拟表格记录。（4）将J和K端相连，构成T触发器。在CP端输入1Hz的连续脉冲，用实验箱逻辑电平显示Q端的变化。在CP端输入1KHz的连续脉冲，用示波器观察CP、Q、端波形，注意相位与时间的关系。六、实验报告1、整理实验数据，并填表。2、列出触发器相互转换的表达式及实验步骤。3、总结J-K触发器的特点。七、思考题用J-K触发器组成单脉冲发生器。参考图如图所示。同步二进制加法计数器的设计与调试一、实验目的1、了解同步时序逻辑电路的分析方法和设计。2、熟悉同步二进制加法计数器的逻辑功能。二、实验内容1、用D触发器设计一个同步三位二进制加法计数器，要求具有置零功能。2、在EWB的电路设计区创建设计好的实验电路，三位输出端接彩色指示灯和逻辑分析仪，CP脉冲的频率设为1Hz。3、调试：(1)打开逻辑分析面板进行参数设置。(2)计数器置零。(3)单击“O/I”开关，计数器计数，记录彩色指示灯的状态和逻辑分析仪显示的计数器各输出端波形。三、实验报告1、画出完整的同步三位二进制加法计数器的逻辑电路图，说明设计原理。2、整理记录的数据，给出该计数器的状态和时序图。3、简述调试过程。。