基于ispLSI1032E的数字频率计的设计

基于ispLSI1032E的数字频率计的设计一，摘要本系统主要由分频器、测频信号发生模块、计数模块、寄存显示模块三部分组成。测频信号发生模块是本频率计的核心部分，根据所测信号的频率，通过选择合适的基准频率，可以切换量程，以提高频率计的精确度。通过系统可编程（ISP）大规模集成逻辑器件（CPLD）ispLSI1032E芯片，可以实现自顶向下的设计方法，使设计方法简便、高效，也提高了系统的可靠性和灵活性。二，前言传统的数字频率计设计主要基于标准逻辑器件，如TTL系列，采用自底向上的方法构成系统，这种方法主要凭借设计者的经验，需要很多标准器件。而随着电子技术的发展，采用先进的复杂可编程逻辑器件取代传统的标准集成电路，已成为技术发展的必然趋势。本设计采用ispLSI1032E芯片，可以实现自顶向下的设计方法，使设计方法简便、高效，也提高了系统的可靠性和灵活性。传统的频率测量法为在一定的闸门时间内测量被测信号的脉冲个数，取闸门时间为T,在闸门时间内通过的被测信号脉冲个数为N，则被测频率可表达为xNFT(1)测量频率的相对误差为xxx1||||||fxNTTFFFT（2）式中，N由计数引起，与xF、N成反比；T由闸门信号宽度不准引起，主要取决于适应晶体振荡器频率的稳定度。因此，选择闸门时间T可以改变量程和测频相对误差。而本设计采用的改进型频率测量方法，主要创新点为闸门时间T，可以根据被测频率的大小自动调整测频，从而实现量程的自动转换，扩大了测频的量程范围，实现全范围等精度测量，减少了低频段测量误差。三，系统方案设计传统的测频原理即在一定的时间间隔内测某个周期信号的重复变化次数N，则该信号的频率可表示为f=N/T。原理图如图1。图1测频原理框图我们采用的等精度测频法，用一个频率较稳定的频率源作为基准时钟，这里，我们选取实验箱上的固定频率方波源2MHz作为基准频率源，输入待测信号的频率，进行对比测量。该方法对应的闸门时间T，可以根据被测频率的大小自动调整测频，从而实现量程的自动转换，扩大了测频的量程范围，实现全范围等精度测量，减少了低频段测量误差。等精度测频法方法：当方波预置门控信号由低变为高电平时，经整形后的被测信号上升沿启动D触发器，由D触发器的R端同时启动可控计数器CNT1和CNT2同时计数，当预置门为低电平时，随后而至的被测信号使可控计数器同时关闭。设Fx为整形后的被测信号，Fs为基准频率信号，若在一次预置门高电平脉宽时间内被测信号计数值为Nx，基准频率计数值为Ns，则有Fx=Nx*（Fs/Ns）等精度测频法的原理图如图2。图2等精度测频法原理图在本方法中，不同量程就是在不同时间间隔内统计被测数字信号或时钟信号的脉冲数，这样，数字频率计就是一个带门控的计数器，将门控计数时间取为1s，则数字频率计的计数值就是输入信号的频率或周期。低频时测周期,采用若干个被测周期作为门控时间,即先将输入信号分频再作门控信号,以提高被测信号频率的上限;高频时测频率,若改变门控计数时间,即改变频率计的量程。但是由于门控信号与统计信号可能不同步,在门控信号的开启与关闭边沿,会造成多计或少计1个被统计信号脉冲的现象,此乃系统的固有误差。该方法虽然也有误差，但相比传统方法，因为量程随所测信号的频率切换而更精确，所以误差会相应的减小，所以我们选用等精度测频法。四，系统电路设计设计一个3位十进制数字式频率计，测量范围为1KHz到1MHz，量程分为10KHz，100KHz和1MHz，三档量程自动转换。设计框图如图3。图3设计框图在设计频率计时,将系统功能模块化。具体组成为:控制器,数据选择器,分频器,测频控制信号发生器,十进制计数器及锁存译码器。每个模块的作用如下:（1）控制器:针对外部传来的复位信号、测频控制信号发生器发出的锁存信号、最高位计数器发出的溢出信号以及计数是否为零的输入信号做出反应,对数据选择器、锁存译码器、小数点位进行适当的控制。（2）数据选择器:选取一路基准频率作为测频控制信号发生器的输入信号。（3）分频器:将2MHz的实验箱基准频率分别经过500分频、10分频、10分频,依次得到4000Hz、400Hz、40Hz的基准频率。（4）测频控制信号发生器:输入选择后基准频率,经测控信号发生器后输出计数使能信号、清零信号、锁存信号。（5）十进制计数器:最高位设计为有输出标志位的十进制计数器。当计数器计数为零时,此标志位的输出为“0”,否则为“1”。将输出标志位与最高位十进制计数器的溢出标志位送至控制器作为控制器的输入量，将所计数传给寄存器保存。（6）锁存译码器:将BCD码编译为七段码并送LED显示;最高位、次高位译码输出的编码值为“00H”,控制使LED不显示;总溢出时,译码输出的编码值为“71H”,驱动对应的LED显示“F”。（7）整形电路：将待测正弦交流信号经零电平比较器整形为方波。五，系统软件设计本设计采用自顶向下的设计方法，除外接晶振，显示电路及复位信号外，图3的其他功能均被设计在ispLSI1032E芯片中，包括：控制器、数据选择器、分频器、测控信号发生器、计数器、锁存及译码器。本设计采用实验箱上的2MHz作为基准频率、共阴极七段码LED显示器、控制开关等。数字频率计的顶层设计图如图4。图4数字频率计的设计总图（1）控制器采用原理图输入，封装如图5。图5控制器封装图6控制器内部原理图输入：CP：溢出信号；CLR：复位清零信号；AA:计数是否为0信号；LH:测频控制信号发生器发出的锁存信号。输出：F：锁存信号；H3:第三个数码管小数点信号；H2:第二个数码管小数点信号；B:二进制选取基准频率的选择高位信号；A:二进制选取基准频率选择的低位信号；作用：针对外部传来的复位信号、测频控制信号发生器发出的锁存信号、最高位计数器发出的溢出信号以及计数是否为零的输入信号做出反应,对数据选择器、锁存译码器、小数点位进行适当的控制。（2）数据选择器程序：图7数据选择器程序图8数据选择器封装图输入：D0：基准频率50000分频；D1：基准频率5000分频；D2:基准频率500分频；S1:基准频率选择高位信号；S0:基准频率选择低位信号；输出：Y:经选择后的基准频率。作用：选取一路基准频率作为测频控制信号发生器的输入信号。（3）分频器：图9500分频程序图1010分频程序图11将2MHz3种分频原理图图12总体分频器封装图输入:FN:基准频率。输出：FOUT3：基准频率50000分频；FOUT2:基准频率5000分频；FOUT11：基准频率500分频。作用：将2MHz的实验箱基准频率分别经过500分频、10分频、10分频,依次得到4000Hz、400Hz、40Hz的基准频率。（4）测频控制信号发生器：图13测频控制信号发生器设计程序图13测频控制信号发生器封装图输入：CLK：选择后的基准频率。输出：HOLD:计数使能信号；LATCH:锁存信号；CLR:清零信号。作用：输入选择后基准频率,经测控信号发生器后输出计数使能信号、清零信号、锁存信号。（5）十进制计数器图14十进制计数器程序图15十进制计数器封装图输入：HOLD:计数使能信号；CLK:待测信号；CLR:清零信号。输出：A:计数器是否为0输入信号；CAO:进位或溢出信号；Q0：二进制第1位；Q1：二进制第2位；Q2：二进制第3位；Q3：二进制第4位。作用：最高位设计为有输出标志位的十进制计数器。当计数器计数为零时,此标志位的输出为“0”,否则为“1”。将输出标志位与最高位十进制计数器的溢出标志位送至控制器作为控制器的输入量，将所计数传给寄存器保存。（6）锁存译码器图16锁存器程序图17数码管显示程序图18锁存译码器图19锁存译码器封装图输入：DD0：二进制第1位；DD1：二进制第2位；DD2：二进制第3位；DD3：二进制第4位；LOAD:锁存器时钟；F:锁存信号；输出：AA:7段码数码管1段；BB:7段码数码管2段；CC:7段码数码管3段；DD:7段码数码管4段；EE:7段码数码管5段；FF:7段码数码管6段；GG:7段码数码管7段。作用：将BCD码编译为七段码并送LED显示;最高位、次高位译码输出的编码值为“00H”,控制使LED不显示;总溢出时,译码输出的编码值为“71H”,驱动对应的LED显示“F”。（7）整形电路图20整形电路采用工作在开环状态的运放实现电压比较功能，理想阈值电压为0V，电源电压为12V，为了限制集成运放的差模输入电压，保护输入级，运放输入端加入二极管限幅电路。而输出端采用4.7V稳压管，使0,4.7iwuVuV,0OU;当0,0.3~0.7,1iwOuVuVVU。输入：待整形的待测信号；输出：整形为方波的待测信号。作用：将待测正弦交流信号经零电平比较器整形为方波。六，系统测试本方法设计的数字频率计数器量程为1kHz到1MHz，单位为1kHz。搭建完本设计的电路图后，进行测试，用实验箱上的信号发生器发出方波信号，分别用本设计得到的频率计和实验箱上的频率计进行测量，得到以下数据：序号设计的频率计数实验箱频率计数相对误差1256kHz256.34kHz0.13%265kHz64.78kHz0.34%3578kHz578.6kHz0.10%4889kHz890.23kHz0.14%514kHz13.65kHz2.5%误差分析：（1）因为本方法设计的频率计计数单位为1kHz，当频率有小于1kHz的部分，就不能精确的测量，会出现多1或少1kHz的误差。（2）由于门控信号与统计信号可能不同步,在门控信号的开启与关闭边沿,会造成多计或少计1个被统计信号脉冲的现象,此乃系统的固有误差。七，结束语我们在实验中遇到的问题和解决、调试方法：问题1：原设计电路需要用到乘法器、除法器解决方法：通过对分频器、电路时序的设计，选择1s作为基准计数阀门时间，使得计数器触发时间内所计脉冲数即为所测信号的频率。问题2：计数器和寄存器时序配合问题解决方法：将计数器和寄存器的控制控制信号作为I/O口引出，用示波器观察它们的时序，在以此为根据，修改程序，使得它们成功配合。问题3：初始测量误差较大解决方法：用芯片搭建整形电路，将待测波形先通过整形电路整形为方波，再输入频率计，通过分频器将基准频率进一步降低以提高精确度，通过观察计数器的使能信号和控制信号发生器相关的信号时序关系，修改电路，使两者有效配合以提高精确度。我们采用CPLD器件完成了3位数字频率计的设计，主要创新点为通过逻辑器件实现了从上到下的设计思路，先在理论上确定使用等精度测频法，以提高测量精度；在按照总体思路，确定电路所涉及的各个模块，在根据功能的预计，用简单的abel语言写出模块，将它们连接起来，进行调试。通过本次实验，我们进一步熟悉了模拟电子电路、数字电子电路的一些理论和实际工程设计方法，这对我们今后的科研工作大有裨益。