搜索
二、实验原始数据记录1.实验现象当设计文件加载到目标器件后，将数字信号源模块的时钟选择为1KHZ，按下矩阵键盘的某一个键，则在数码管上显示对应的这个键标识的键值，当再按下第二个键的时候前一个键的键值在数码管上左移一位。按下“*”键则在数码管是显示“E”键值。按下“#”键在数码管上显示“F”键值。2.实验图片记录成绩：教师：批改日期：湖南科技大学物理与电子科学学院专业实验报告实验课程：FPGA实验原理实验项目：基于QUARTUSII图形输入电路的设计专业：物理与电子科学学院班级：电子信息科学与技术3班姓名：马竞怡学号：1308020328实验日期：年月日实验报告三、实验内容及步骤1．实验内容在本实验中，用三个拨动开关来表示三八译码器的三个输入（A、B、C）；用八个LED来表示三八译码器的八个输出（D0-D7）。通过输入不同的值来观察输入的结果与三八译码器的真值表（表1-1）是否一致。实验箱中的拨动开关与FPGA的接口电路如下图1-1所示，当开关闭合（拨动开关的档位在下方）时其输出为低电平，反之输出高电平。其电路与FPGA的管脚连接如表1-2所示输入输出2．实验步骤1)建立工程文件，建立图形设计文件2)对设计文件进行编译，管脚分配，对设计文件进行仿真3)从设计文件到目标器件的加载编译一次，以使管脚分配生效。4)用下载电缆通过JTAG口将对应的sof文件加载到FPGA中。观察实验结果是否与自己的编程思想一致。实验预习报告一、实验目的及要求：1)通过一个简单的3—8译码器的设计,掌握组合逻辑电路的设计方法。2)初步了解QUARTUSII原理图输入设计的全过程。3)掌握组合逻辑电路的静态测试方法。二、实验原理3-8译码器三输入，八输出。当输入信号按二进制方式的表示值为N时，输出端标号为N的输出端输出高电平表示有信号产生，而其它则为低电平表示无信号产生。因为三个输入端能产生的组合状态有八种，所以输出端在每种组合中仅有一位为高电平的情况下，能表示所有的输入组合译码器不需要像编码器那样用一个输出端指示输出是否有效。但可以在输入中加入一个输出使能端，用来指示是否将当前的输入进行有效的译码，当使能端指示输入信号无效或不用对当前信号进行译码时，输出端全为高电平，表示无任何信号。ABCD7D6D5D4D3D2D1D0000000000010010000001001000000100011000010001000001000010100100000110100000011110000000成绩：教师：