器件物理课程设计

1目录1.课程设计目的与任务书………………………………………………………22.物理参数设计…………………………………………………………………32.1各区掺杂浓度及相关参数的计算………………………………………32.2集电区厚度Wc的选择……………………………………………………62.3基区宽度WB………………………………………………………………62.4扩散结深…………………………………………………………………102.5芯片厚度和质量…………………………………………………………102.6晶体管的横向设计、结构参数的选择…………………………………103.工艺参数设计…………………………………………………………………113.1工艺部分杂质参数………………………………………………………113.2基区相关参数的计算过程………………………………………………113.3发射区相关参数的计算过程……………………………………………133.4氧化时间的计算…………………………………………………………144.设计参数总结…………………………………………………………………165.工艺流程图……………………………………………………………………176.生产工艺流程…………………………………………………………………197.版图……………………………………………………………………………288.心得体会……………………………………………………………………299.参考文献……………………………………………………………………302广东工业大学课程设计任务书题目名称npn双极型晶体管的设计学生学院材料与能源学院专业班级微电子学专业2012级1班姓名魏梁学号3112007312一、课程设计的内容设计一个均匀掺杂的npn型双极晶体管，使T=300K时，hfe=120,BVCBO=80V.晶体管工作于小注入条件下，设计时应尽量减小基区宽度调制效应的影响。二、课程设计的要求与数据1．了解晶体管设计的一般步骤和设计原则健康2．根据设计指标设计材料参数，包括发射区、基区和集电区掺杂浓度NE,NB,和NC,根据各区的掺杂浓度确定少子的扩散系数，迁移率，扩散长度和寿命等。3．根据主要参数的设计指标确定器件的纵向结构参数，包括集电区厚度Wc，基本宽度Wb，发射区宽度We和扩散结深Xjc,发射结结深Xje等。4．根据扩散结深Xjc,发射结结深Xje等确定基区和发射区预扩散和再扩散的扩散温度和扩散时间；由扩散时间确定氧化层的氧化温度、氧化厚度和氧化时间。5．根据设计指标确定器件的图形结构，设计器件的图形尺寸，绘制出基区、发射区和金属接触孔的光刻版图。6.根据现有工艺条件，制定详细的工艺实施方案。7．撰写设计报告三、课程设计应完成的工作1.材料参数设计2.晶体管纵向结构设计33.晶体管的横向结构设计（设计光刻基区、发射区和金属化的掩膜版图形）4．工艺参数设计和工艺操作步骤5.总结工艺流程和工艺参数6.写设计报告四、课程设计进程安排序号设计各阶段内容地点起止日期1教师布置设计任务，讲解设计要求和方法教1-4032015.1.122学生熟悉设计任务，进行资料查阅和整体设计方案的制定图书馆，教1-4032015.1.133设计晶体管的材料参数图书馆，教1-4032015.1.144.设计晶体管的纵向结构参数图书馆，教1-4032015.1.155教师集中辅导，分析设计中存在的主要问题教1-4032015.1.166设计纵向结构参数,绘制光刻基区、发射区和金属化的版图教1-4032015.1.17-2015.1.198工艺操作步骤设计图书馆，教1-4032015.1.209教师集中辅导和检查版图和工艺操作的设计教1-4032015.1.2110写课程设计报告图书馆，教1-4032015.1.22-2015.1.23五、应收集的资料及主要参考文献1．《半导体器件基础》RobertF.Pierret著，黄如译，电子工业出版社，2004.2．《半导体物理与器件》赵毅强等译，电子工业出版社，2005年.3．《硅集成电路工艺基础》，关旭东编著，北京大学出版社，2005年.发出任务书日期：2015年1月12日指导教师签名：计划完成日期：2015年1月24日基层教学单位责任人签章：主管院长签章：42、物理参数设计2.1各区掺杂浓度及相关参数的计算击穿电压主要由集电区电阻率决定。因此，集电区电阻率的最小值由击穿电压决定，在满足击穿电压要求的前提下，尽量降低电阻率，并适当调整其他参量，以满足其他电学参数的要求。对于击穿电压较高的器件，在接近雪崩击穿时，集电结空间电荷区已扩展至均匀掺杂的外延层。因此，当集电结上的偏置电压接近击穿电压V时，集电结可用突变结近似，对于Si器件击穿电压为4313106）（BCBNV，由此可得集电区杂质浓度为：34133413)1106106CEOnCBOCBVBVN（）（由设计的要求可知C-B结的击穿电压为：VBVCBO80根据公式,可算出集电区杂质浓度：3153413341310814.6)80106106cmBVNCBOC（）（一般的晶体管各区的浓度要满足NENBNC，根据以往的经验可取:BECBNNNN100,10即各区的杂质溶度为：31831631510814.610814.610814.6cmNcmNcmNEBC，，5图1室温下载流子迁移率与掺杂浓度的函数关系（器件物理P108）根据图1，得到少子迁移率：160900450PEnBPC根据公式可得少子的扩散系数：616.4160026.04.23900026.07.11450026.0EEBBCCqKTDqKTDqKTD图2掺杂浓度与电阻率的函数关系（器件物理P59）根据图2，可得到不同杂质浓度对应的电阻率：CMCMCMEBC0061.028.071.07根据经验，可得到各区的少子寿命EBC和、SC610SB6-10SE710根据公式得出少子的扩散长度：cmDLcmDLcmDLEEEBBBCCC4331045.6108.41042.382.2集电区厚度Wc的选择根据公式求出集电区厚度的最小值为：um91.3101.39]10814.6106.1808.111085.82[]2[521151914210cmqNBVXWCCBOSmBCWC的最大值受串联电阻rcs的限制。增大集电区厚度会使串联电阻rcs增加，饱和压降VCES增大，因此WC的最大值受串联电阻限制。综合考虑这两方面的因素，故选择WC=8μm2.3基区宽度BW（1）基区宽度的最大值对于低频管，与基区宽度有关的主要电学参数是γ，因此低频器件的基区宽度最大值由γ确定。当发射效率γ≈1时，电流放大系数][122BBLW，因此基区宽度的最大值可按下式估计：212][BBLW为了使器件进入大电流状态时，电流放大系数仍能满足要求，因而设计过程中取λ=4。根据公式,求得低频管的基区宽度的最大值为：umLWBB76.8.212max由公式可看出，电流放大系数β要求愈高，则基区宽度愈窄。为提高二次击穿耐量，在满足β要求的前提下，可以将基区宽度选的宽一些，使电流在传输过程中逐渐分散开,以提高二次击穿耐性。9（2）基区宽度的最小值为了保证器件正常工作，在正常工作电压下基区绝对不能穿通。因此，对于高耐压器件，基区宽度的最小值由基区穿通电压决定,此处VBVCBO80，对于均匀基区晶体管，当集电结电压接近雪崩击穿时，基区一侧的耗尽层宽度为：um373.010373.0]8010814.610814.610814.610814.6106.11085.88.112[]2[]2[421151615161914210210min,cmBVNNNqNBVNNNqNXCBOCBCBSCBODADASB在高频器件中，基区宽度的最小值往往还受工艺的限制。则由上述计算可知基区的范围为：mWmB76.8373.0（3）基区宽度的具体设计与PN结二极管的分析类似，在平衡和标准工作条件下，BJT可以看成是由两个独立的PN结构成，它在平衡时的结构图如下所示：WBNW图4平衡条件下的PNP三极管的示意图具体来说，由于BENN，所以E-B耗尽区宽度（EBW）可近视看作全部位于基区内，又由CBNN，得到大多数C-B耗尽区宽度（CBW）位于集电区内。因为C-B结轻掺杂一侧的掺杂浓度比E-B结轻掺杂一侧的浓度低，NPN10所以CBW＞EBW。另外注意到BW是基区宽度，W是基区中准中性基区宽度；也就是说，对于NPN晶体管，有：nCBnEBBxxWW其中nEBx和nCBx分别是位于N型区内的E-B和C-B耗尽区宽度，在BJT分析中W指的就是准中性基区宽度。E-B结的内建电势为：VnNNqkTViBEbiEB938.0)10(10814.610814.6ln026.0ln21016182C-B结的内建电势为：VnNNqkTViBCbiCB758.0)10(10814.610814.6ln026.0ln21016152根据公式,E-B结在基区一边的耗尽层宽度nEBx为：∵BENN，可以当成单边突变结处理2121022biEBBosbiEBBEBESnEBVqNKVNNNNqKXum134.01034.110814.6106.1938.01085.88.112521161914cmC-B结在基区一边的耗尽层厚度nCBx为：210)-(2CBbiEBBCBCSnCBVVNNNNqKX00WnnCBEBBXXW，则穿通时有VNNNNqKXWVVBCBCSEBBCBCB242.1444614447758.02-02nmax,biCBOCBVV则112102biEBBCBCSnCBVNNNNqKX所以有um0363.010363.0758.010814.610814.610814.610814.6106.11085.88.112521161516151914cm对于准中性基区宽度W，根据公式有：2211BEEBBEdcLWLWNNDD120108.41042.5211045.61042.510814.610814.64.2316.41234441816解得W=5.25umumXXWWCBEBB42.50363.0134.025.5nn解得的β接近于设计的要求，符合设计指标，所以基区宽度为mWB42.5，满足条件mWmB76.8373.0。2.4扩散结深在晶体管的电学参数中，击穿电压与结深关系最为密切，它随结深变浅，曲率半径减小而降低，因而为了提高击穿电压，要求扩散结深一些。但另一方面，结深却又受条宽限制，由于基区积累电荷增加，基区渡越时间增长，有效特征频率就下降，因此，通常选取：反射结结深为umWXBje42.5集电结结深为umWXBj84.102c2.5芯片厚度和质量本设计选用的是电阻率为cm7.0的N型硅，晶向是111。硅片厚度主要由集电结深、集电区厚度、衬底反扩散层厚度决定。同时扩散结深并不完全一致，在测量硅片厚度时也存在一定误差。因此在选取硅片厚度时必须留有一定的的余12量。衬底厚度要选择适当，若太薄，则易碎，且不易加工；若太厚，则芯片热阻过大。因此，在工艺操作过程中，一般硅片的厚度都在300um以上，但最后要减薄到150～200um