四位串型加法器的设计

实验五四位串型加法器的设计一、实验目的1.学习QuartusII软件的基本操作2.学习使用原理图进行设计输入3.初步掌握软件输入、编译、仿真的过程二、实验器材QuartusII集成开发环境，计算机三、实验要求1、完成2位二进制数据比较器的器HDL输入并进行编译2、对设计的电路进行仿真验证四、实验步骤(1)启动QuartusII软件，在“File”下拉菜单中选取“NewProjectWizard”,新建工程adder(2)在“File”下拉菜单中选取“New”，出现如图所示的设计输入类型选择窗口，选择设计输入类型为verilogHDL文件。在文本框内输入代码，代码输入后保存并进行编译直至没有错误(1)启动QuartusII软件，在“File”下拉菜单中选取“NewProjectWizard”,新建工程adder_4(2)在“File”下拉菜单中选取“New”，出现如图所示的设计输入类型选择窗口，选择设计输入类型为verilogHDL文件。在文本框内输入代码，代码输入后保存并进行编译直至没有错误(3)建立波形文件。选择“File”菜单下的“New”命令，在弹出的窗口中选择“VectorWaveformFile”，新建仿真波形文件，如图所示。出现波形文件编辑窗口，点击“File”菜单下的“Saveas”选项(4)添加观察信号。在波形文件编辑窗口的左边空白处单击鼠标右键，选择“Insert”选项下的“InsertNodeorBus”命令，出现如图所示的“InsertNodeorBus”窗口。(5)添加观察信号。在下图窗口中单击“NodeFinder”按钮，在出现的新窗口中单击“List”按钮，2输入与非门的三个引脚出现在左边的空白窗口，选中所有引脚，单击窗口中间的“”按钮，三个引脚出现在窗口右边空白处，再单击“OK”回到波形编辑窗口(6)添加激励。通过拖曳波形，产生想要的激励输入信号。通过波形控制工具条为波形图添加输入信号，2输入与非门的两个输入端的激励信号(7)功能仿真。添加完激励信号后，保存波形文件。选择“Processing”菜单下的“SimulatorTool”选项(8)功能仿真。在SimulationMode选项框中选择Functional，再单击GenerateFuncationalSimulationNetlist按钮，产生仿真需要的网表文件，然后选中Simulationoptions下的Overwritesimulationinputfilewithsimulationresults，否则不能显示仿真结果，单击Start按钮进行仿真。仿真完成后，单击Open按钮打开仿真结果功能仿真：(9)时序仿真。在仿真工具对话框中的“Simulationmode”选为“Timing”模式，进行时序仿真时序仿真：