基于cpld数字频率计的设计

山东理工大学毕业设计（论文）题目：基于CPLD的频率计设计学院：电气与电子工程学院专业：电子信息工程学生姓名：徐伯温指导教师：张娟毕业设计（论文）时间：二О一О年3月1日～6月17日共16周摘要I摘要本文主要论述了利用CPLD进行测频计数，单片机实施控制实现多功能频率计的设计过程。该频率计利用等精度的设计方法，克服了基于传统测频原理的频率计的测量精度随被测信号频率的下降而降低的缺点。等精度的测量方法不但具有较高的测量精度，而且在整个频率区域保持恒定的测试精度。该频率计利用CPLD来实现频率、周期、脉宽和占空比的测量计数。利用单片机完成整个测量电路的测试控制、数据处理和显示输出。并详细论述了硬件电路的组成和单片机的软件控制流程。其中硬件电路包括键控制模块、显示模块、输入信号整形模块以及单片机和CPLD主控模块。本文详细论述了系统自上而下的设计方法及各部分硬件电路组成及单片机、CPLD的软件编程设计。使用以GW48-CKEDA实验开发系统为主的实验环境下进行了仿真和验证，达到了较高的测量精度。关键词:频率计，EDA技术，CPLD，单片机AbstractIIAbstractThisarticlediscussestheuseoffrequencycountsforCPLD,microcontrollercontroltoachievetheimplementationofthedesignprocessofmulti-frequencymeter.Theuseofsuchprecisionfrequencymeterdesignwaystoovercomethetraditionalfrequencymeasurementbasedontheprincipleofthemeasurementprecisionfrequencymeterwithadeclineinthemeasuredsignalfrequencydecreasestheshortcomings.Andotherprecisionmeasurementmethodnotonlyhashighaccuracy,butintheentirefrequencyregiontomaintainaconstantprecision.ThefrequencymeterusingCPLDtoimplementthefrequency,period,pulsewidthanddutycyclemeasurementcount.IusedSUMcompletethemeasurementcircuitcontrol,dataprocessinganddisplayoutput.ThenIdiscussedaboutthecompositionofhardwareandmicrocontrollersoftwarecontrolflow.Thehardwarecircuitincludeskeycontrolmodule,displaymodule,theinputsignalshapingmoduleandMCUandCPLDcontrolmodule.Thispaperhasparticularlydescribedthetop-to-bottomdesignmethodofthesystem,thecircuitcompositeofthehardwareandthesoftwareprogramdeviceofCPLDandsinglechipcomputer.UnderthetestenvironmentofthesystemdevelopedbyGW48-CKEDAexperiment,theprecisionandvelocityofthemeasurementhavebeenobtainedafterthesimulationandthetestofthehardware.KEYWORDS:Frequencymeter,EDAtechnique,CPLD,Singlechipcomputer目录III目录摘要.......................................................IAbstract...................................................II目录.....................................................III第一章引言................................................4第二章硬件电路设计.........................................53.1系统顶层电路设计....................................53.2测频模块的工作原理及设计...........错误!未定义书签。3.2.1CPLD的结构与功能介绍..........................53.2.2CPLD测频专用模块逻辑设计......................63.3单片机主控模块....................................103.3.1AT89C51单片机性能...........................103.3.2单片机控制电路..............................123.4外围电路设计......................................143.4.1键盘接口电路................................143.4.2显示电路.....................................153.4.3电源模块.....................................153.4.4其他电路.....................................16第四章软件设计...........................................174.1VHDL语言..........................................174.1.1VHDL简介....................................174.1.2VHDL程序设计................................184.1.3VHDL的设计方法..............................184.2本系统CPLD模块的设计.............................204.2.1程序设计步骤:................................204.2.2本系统CPLD模块的顶层设计...................21参考文献..................................................34致谢.....................................................35第三章硬件电路设计4第一章引言随着电子技术的发展，当前数字系统的设计正朝着速度快、容量大、体积小、重量轻的方向发展。推动该潮流迅猛发展的引擎就是日趋进步和完善的设计技术。目前数字频率计的设计可以直接面向用户需求，根据系统的行为和功能要求，自上至下的逐层完成相应的描述、综合、优化、仿真与验证，直到生成器件。上述设计过程除了系统行为和功能描述以外，其余所有的设计过程几乎都可以用计算机来自动地完成，也就是说做到了电子设计自动化（EDA）。这样做可以大大地缩短系统的设计周期，以适应当今品种多、批量小的电子市场的需求，提高产品的竞争能力。电子设计自动化（EDA）的关键技术之一是要求用形式化方法来描述数字系统的硬件电路，即要用所谓硬件描述语言来描述硬件电路。所以硬件描述语言及相关的仿真、综合等技术的研究是当今电子设计自动化领域的一个重要课题。硬件描述语言的发展至今已有几十年的历史，并已成功地应用到系统的仿真、验证和设计综合等方面。到本世纪80年代后期，已出现了上百种的硬件描述语言，它们对设计自动化起到了促进和推动作用。但是，它们大多各自针对特定设计领域，没有统一的标准，从而使一般用户难以使用。广大用户所期盼的是一种面向设计的多层次、多领域且得到一致认同的标准的硬件描述语言。80年代后期由美国国防部开发的VHDL语言（VHSICHardwareDescriptionLanguage）恰好满足了上述这样的要求，并在1987年12月由IEEE标准化（定为IEEEstd1076--1987第三章硬件电路设计5标准，1993年进一步修订，被定为ANSI/IEEEstd1076--1993标准）。它的出现为电子设计自动化（EDA）的普及和推广奠定了坚实的基础。据1991年有关统计表明，VHDL语言业已被广大设计者所接受。另外，众多的CAD厂商也纷纷使自己新开发的电子设计软件与VHDL语言兼容。由此可见，使用VHDL语言来设计数字系统是电子设计技术的大势所趋。第二章硬件电路设计2.1系统顶层电路设计2.2.1CPLD的结构与功能介绍可编程逻辑器件是20世纪70年代发展起来的一种新型逻辑器件，它是大规模集成电路技术的飞速发展与计算机辅助设计、计算机辅助生产和计算机辅助测试相结合的一种产物，是现代数字电子系统向超高集成度、超低功耗、超小封装和专用化方向发展的重要基础。它的应用和发展不仅简化了电路设计，降低了成本，提高了系统的可靠性和保密性，而且给数字系统的设计方法带来了革命性的变化。该测频系统选用的CPLD器件是ALTERA公司所生产的MAX7000系列中的EPM7128SLC84-15。图3-2是EPM7128SLC84-15的结构框图，其中逻辑阵列块(LAB)由16个宏单元(Macrocells)阵列组成，多个逻辑阵列块通过可编程互连第三章硬件电路设计6阵列(PIA)互相连按；宏单元(Macrocells)由逻辑阵列、乘积项选择阵列和可编程寄存器等3个功能模块组成：可编程互连阵列(PIA)是一种可编程全局总线，连接着器件中的任何的信号起源和信号目的地，使信号可以通过整个器件，且PIA消除了信号之间的时间偏移，有固定的延时，使时间性能容易预测;I/0控制块(I/0ControlBlock)允许每一个I/0管脚可以被单独的配置为输入、输出、双向管脚，且所有I/0引脚都有一个三态缓冲器。图3-2EPM7128SLC84-15结构框图3.2.2CPLD测频专用模块逻辑设计第三章硬件电路设计7利用VHDL设计的测频模块逻辑结构如图3-3所示：其中有关的接口信号规定如下：(1)TF(P2.7):TF=0时等精度测频；TF=1时测脉宽。(2)CLR/TRIG(P2.6)：当TF=0时系统全清零功能；当TF=1时CLRTRIG的上跳沿将启动CNT2，进行脉宽测试计数。(3)ENDD(P2.4)：脉宽计数结束状态信号，ENDD=1计数结束。(4)CHOICE(P3.2)：自校/测频选择，CHOICE=1测频;CHOICE=0自校。CHKFFINCHOISFOUTFINFINSTARTCLRFSDCLK1CLK2EENDCLRCCONTRLCLKCLRQ[31..0]CNT1Q1[31..0]Q2[31..0]SEL[2..0]OO[7..0]DSELCLKCLRQ[31..0]CNT2CLK2FSDCNLPULCLKOUTGATEFINSTARTCLRPULENDDCONTRL2PortPortPortCHEKFFINPUTCHORCEPortPortPortPortPortSTARTCLRTRIGFSTDSEL[2..0]TFPortENDDPortEENDPortOO[7..0]..图3-3CPLD测频专