搜索
毕业论文开题报告课题名称基于FPGA的PSK系统设计与实现院系信息科学与工程学院专业班通信工程1103姓名刘阳评分指导教师恵龙飞华中科技大学武昌分校华中科技大学武昌分校学生毕业论文开题报告学生姓名刘阳学号20111181122专业班级通信工程1103院系信科院指导教师惠龙飞职称高工课题名称基于FPGA的PSK系统设计与实现1．课题研究的目的和意义1.1研究目的数字通信系统在通信系统中占有非常重要的地位，主要是因为数字通信的抗干扰能力强，且噪声不积累，传输差错可控，便于用现代数字信号处理技术对数字信号进行处理、变换、存储，易于集成，使通信设备微型化，重量轻，易于加密处理，且保密性好等特点。而数字通信中最重要的是调制解调技术，通常把包括调制和解调过程的数字传输系统叫做数字带通传输系统，其中最基本数字调制有ASK、FSK、PSK。FPGA（现场可编程门阵列）是在专用ASIC的基础上发展出来的，它克服了专用ASIC不够灵活的缺点，又结合了专用集成电路的DSP的优点，既有很高的处理速度，又具有一定的灵活性。FPGA器件（FieldprogrammableGateArray）是八十年代中期出现的一种新概念。与其他中小规模集成电路相比，其优点主要在于它有很强的灵活性，即其内部的具体逻辑功能可以根据需要配置，对电路的修改和维护很方便。利用FPGA技术设计的产品具有重量轻、体积小、速度快、保密程度高、功耗低等特点，极大地提高了产品的性价比和竞争力，大大缩短了设计周期，减少了设计费用，降低了设计风险。由此看来数字通信技术与FPGA的结合具有良好的发展前景。这次毕业设计主要对PSK系统的FPGA实现进行研究。1.2研究背景与意义从上个世纪初至今，计算机和半导体技术得到了飞速的发展，伴随着无线通信的理论和技术也不断取得进步，今天，无线移动通信已经发展到大规模商用并逐步成为人们日常生活中不可缺少的重要通信方式之一。随着数字技术的飞速发展与应用数字信号处理在通信系统中的应用越来越重要。其中对信号的调制解调技术一直是人们研究的重要方向之一，因为一个系统的通信质量很大程度上依赖于所采用调制解调方式，对调制解调方式的研究将直接决定着通信系统质量的好坏。随着电子技术的发展，在现代电路的设计过程中，人们越来越多的利用到EDA工具，在最近的十几年中，DSP、ARM等器件的不断涌现，将现代电路的设计水平推到了一个新的台阶，在现代电路的构成中，往往通过EDA软件，利用FPGA器件来构造整个系统数字部分的外围电路，这样不仅降低了印制电路板的复杂度，而且提高了系统设计效率。目前，随着数字通信系统的发展，数字信号的调制识别技术在军事、民用领域都有十分广泛的应用价值。近年来，各种调制技术层出不穷，一直受到人们的关注。数字调制信号又称为键控信号，调制过程可用键控的方法由基带信号对载频信号的振幅、频率及相位进行调制。三种数字调制方式在抗干扰噪声能力和信号频谱利用率等方面，以相干PSK的性能最好，已在中、高速传输数据时得到广泛应用。本次设计是应用FPGA进行相移键控系统设计，加深了对FPGA的认识及应用，也通过设计更具体的了解PSK数字信号调制的相关知识。2．课题研究的主要内容（1）熟悉FPGA和VHDL语言的相关知识。（2）根据PSK调制解调原理，根据功能进行模块确定。（3）根据PSK调制解调原理对基于FPGA的PSK系统实现进行调制和解调状态的划分。（4）完成PSK的FPGA系统设计。（5）实现调制和解调的每个模块的功能，并对每个模块单独进行功能仿真。（6）将模块整合并进行仿真及硬件调试，实现其功能。3．研究方法本课题将采用一种基于DDS技术的PSK调制方式的FPGA实现方法。3.1PSK调制逻辑设计PSK的调制逻辑共分为3个模块：分频器、m序列产生器和PSK调制器。分频器用于产生PSK调制器和m序列的基准时钟信号f1和f2，m伪随机序列器产生基带码元。PSK调制器根据输入的基带码元和基准时钟产生相应的PSK信号。PSK调制器输出的数字调制信号经DAC转换成模拟信号输出。逻辑模块框图如图1所示。3.2调制电路总体设计设计总体思想为：对CLK时钟信号进行载波相位转换，根据基带信号而输出相应的载波进行系统调制，如图2中虚线图所示，CLK、START、基带信号的实现由外围电路实现。图2所示即为PSK调制电路系统总体方框图。图1逻辑模块框图图2PSK调制电路方框图3.3DDS电路结构及工作原理目前使用比较广泛的一种DDS方式是利用高速存储器作查找表，然后通过高速DAC输出已经用数字存入的任意波形。DDS基于全数字技术，它是由基准时钟源、相位累加器、只读存储器、数模转换器和低通滤波器组成的频率合成器。DDS原理框图如图3所示。图3DDS的原理框图其中K为频率控制字，fc为时钟频率，相位累加器的字长为N(N=8)，ROM1,ROM2,ROM3的数据位及D/A转换器的字长均位D(D=8)。相位累加器在时钟fc的控制下以步长K作累加，输出N位二进制码作为波形ROM的地址，对波形ROM进行寻址，波形ROM输出的频率预置与调节电路累加器波形存储器D/A转换器KM位N位S(n)D位S(t)fc(时钟源)计算器O相载波180相载波二选一开关调制信号clkstart基带信号FPGA分频器m序列产生器（基带码元）PSK调制器CLKf0f1f2codePSK幅码S(n)，经D/A转换器(DAC)变成阶梯波S(t)，在经低通滤波器(LPF)平滑后就可以得到合成的波形了。3.4相位累加器DDS的核心模块是相位累加器，相位累加器由N位加法器与N位寄存器构成。每来一个时钟脉冲fs，累加器将频率控制字K与寄存器输出的累加相位数据相加，再把相加后的结果送至寄存器的数据输入端。寄存器将累加器在上一个时钟作用后所产生的相位数据反馈到累加器的输入端，以使累加器在下一个时钟作用下继续与频率控制字进行相加。这样，相位累加器在时钟作用下进行相位累加，当相位累加器累加满量时就会产生一次溢出，完成一个周期性的动作，这个周期也就是DDS信号的一个频率周期。图4相位累加器3.5Costas环法解调科斯塔斯环（Costas）法又称同相正交环法或边环法，它的原理见图5，主要主模块包括相位检测器、数控振荡器和环路滤波器。图5Costas环原理环路仍然利用锁相环提取载波，但不需对接收信号作平方运算就能得到载频输出。误差信号是由两路相乘及低通滤波器提供的。数控振荡器（NCO）输出信号直接供给一路相乘器，供给另一路的则是数控振荡器输出的正交的载波信号。两路信号输出均含调制信号，两者相乘进行鉴相，可以消除调制信号的影响，经环路滤波器后得到仅与数控累加器寄存器N位频率控制字KM位相位量比序列N位fs(时钟源)低通滤波器环路滤波器低通滤波器NCO+90输入已调制的信号基带扩频信号输出振荡器输出和理想波之间相位差有关的误差信号，从而准确地对数控振荡器进行调整实现环路的锁定，提取出载波信号，同时完成PSK的解调。4．实施计划第七学期：第8-11周：开题动员、选题，撰写开题报告、外文文献翻译。第12周:提交开题报告、外文文献翻译，完成开题答辩。第13-15周:查阅资料，方案设计，熟悉开发环境。第16-19周:编写程序。第20-21周:中期检查。第八学期：第1-9周:程序调试，系统调试。第10-12周:基本完成毕业设计/论文工作课题验收。第13-14周:撰写论文初稿、提交初稿修改论文并定稿。第15周:答辩资格审查、毕业答辩。5．主要参考文献（不少于5篇，其中外文文献至少1篇）[1]黄志伟.FPGA系统的设计与实现.北京:电子工业出版社，2005.[2]罗朝霞，高书莉.CPLD/FPGA设计与应用.北京:人民邮电出版社，2007.[3]周淑阁.FPGA/CPLD系统设计与应用开发.北京:电子工业出版社，2011.[4]樊昌信，曹丽娜.通信原理.北京:国防工业出版社，2007.[5]黄葆华，杨晓静，牟华坤.通信原理.西安:西安电子科技大学出版社，2007.[6]JohnG.ProakisandMasoudSalehi.FundamentalsofCommunicationSystems.Bejing:PublishingHouseofElectronicsIndustry.指导教师意见指导教师签字：年月日答辩小组意见：组长签字：年月日教研室审查意见：教研室负责人签字：年月日院系审查意见：院系负责人签字：（公章）年月日（此表由学生填写，指导教师、答辩小组、教研室、院系签署意见）