基于GC5016的并行多通道接收机研究

基于GC5016的并行多通道接收机研究时间：2012-04-1716:12:35来源：现代电子技术作者：徐志鹏，张兴敢，唐岚，柏业超摘要：给出了并行多通道接收机方案，以多速率信号处理理论为基础，采用了宽带中频带通采样的软件无线电架构。使用TI的数字上／下变频转换器GC5016作为接收机的核心芯片，主要介绍了GC5016的结构和功能，及其作为数字下变频器的使用，重点对CIC和PFIR两种滤波器在抽取重采样和滤波整型中的作用进行了理论分析和仿真研究。CPLD作为主要的外围器件，产生配置时序，在上位机的控制下完成重配置功能。设计大量采用可编程器件，具有较高的集成度、灵活性和广泛的应用前景。关键词：软件无线电；多速率信号处理；CIC滤波器；PFIR滤波器；GC50160引言软件无线电(SoftwareRadio)，也称软件定义的无线电(SoftwareDefinedRadio)，是一种既能够兼容多种制式的无线通信设备，也能够满足未来个性化通信需求的无线通信体系结构及技术。20世纪90年代初，美国MITRE公司的首席科学家J．Mitola首先提出这个概念。它足将模块化、标准化和通用化的硬件单元以总线或者交换方式连接起来构成的通用平台，通过在这种平台上加载模块化、标准化和通用化的软件，实现各种无线通信功能的一种开放体系结构及技术。促使软件无线电产生和发展的原因主要包括军事、民用、技术和市场需求住内的现实需求以及大规模集成电路、个人计算机及其网络、高速数字信号处理、新型软件工程方法、现代控制论等技术进步的产物。1中频接收机总体设计软件无线电的基本思想就是尽可能地简化射频模拟前端，使A／D变换尽可能地靠近天线，尽早地完成模拟信号的数字化，并对其尽可能多地用软件进行处理。可以看出，A／D起着最为关键的作用，但目前A／D的性能无法实现射频直接采样，所以目前的软件无线电接收机采用了折衷方案，大都是在中频上完成数字化。本研究针对的是已完成模拟下变频的70MHz或者140MHz的中频信号。硬件的总体设计框图如图1所示。4路A／D对中频信号进行采样，并送入GC5016完成数字下变频，FPGA完成部分基带信号处理，在PCI9054桥接芯片的控制下通过PCI总线将处理后的数据送入PC机进行再处理。同时，PC上位机通过PCI总线控制CPLD对GC5016和FPGA进行配置和重配置，具有一定的可重构性。2模块功能描述2．1数字下变频(DDC)GC5016是一种灵活的宽带四信道数字上下变频器，可设计用于高速、高带宽的数字信号处理应用，例如3G蜂窝收发基站的发送和接收信道，也可用于通用目的的数字滤波。四个相同的处理信道可以独立地配置为上变频，下变频或者两上两下的组合。本文将它们配置为四个下变频通道，作为通用的数字滤波器使用。在四信道模式下输入速率高达160MSPS，无杂散动态范围为115dB，16个255阶的FIR滤波器，64个并行输入／输出位，提供灵活的I／O选项。在下变频模式中，信道接收实数据或者复数据，在选定的载波频率上解调，并进行抽取，自动增益放大，产生20位的输出。信道的输出信号经过格式化后，以实数或者复数的形式加到四个输出端口，完成数字下变频。下变频信道处理流程中，首先经过接收输入格式器(ReceiveInputFormatter，RINF)将ADC采样的数据格式转化为复输入格式。在混频段，通过接收输入信道选择(ReceiverInputSelection，RSEL)、数控振荡器(NumericallvControlledOscillator，NCO)和复混频逻辑，将中频信号载波频率混频搬移至0Hz，形成零中频信号或称基带信号。混频之后是5级的积分梳状(CascadeIntegratorComb)抽取滤波器，提供1～256的整数倍抽取和复滤波。可编程的有限冲击响应滤波器(ProgrammableFiniteImpulseResponseFilter，PFIR)提供CIC的矫正，频谱锐化以及进一步的抽取，PFIR的抽取率是1～16倍。复功率计对信号增益进行监视，输出下变频之后的信号。2．2基带处理软件无线电的基带处理需要具有如下特征：强大的运算能力、完全的灵活性、模块化、可增减性和开放的体系结构。FPGA以很高的集成度和灵活的可重新配置功能，非常适合软件尢线电基带处理领域。在FPGA中可以完成信号的载波估计和同步，符号时钟估计和同步，信道均衡，信号的解调、解扩等等。通过上位机的控制和交互，完成部分乃至全部的基带处理，并将数据通过PCI总线送入计算机，依靠廉价的PC以及其组成的计算机网络完成部分基带和上层数据的处理工作。2．3重配置电路软件无线电要求在一个通用的硬件平台上实现各种通信功能，因此可重构性必然成为软件无线电的根本特性。FPGA可以根据不同的配置信息构建不同的硬件电路，再配合微处理器或者其他可编程器件来模拟FPGA的配置时序，这就可以实现对FPGA重配置的控制。在此思想指导下，本文利用CPLD的通用I／O口产生配置时序，通过PCI总线传送新的配置文件，在上位机的控制下，实现了对FPGA的重新配置。上／下变频芯片GC5016的重配置与FPGA相同，被控芯片和上位机的相互配合即在一定程度上实现了系统的在线重构技术。PCI9054芯片用于FPGA，CPLD和PCI总线之间的桥接工作，已经相当成熟，在此不再赘述。3滤波器理论分析GC5016芯片包含两类滤波器，CIC(级联积分梳状)滤波器和PFIR(可编程有限冲击响应)滤波器。CIC滤波器已被证明在高速抽取或插值系统中是非常有效的单元。在下变频中CIC可以将中频采样的信号按需要降低到基带。CIC滤波器是IIR和FIR滤波器的组合，它能用简单的结构、较少的资源灵活地实现输入、输出数字信号的速率变换，往往在DDC中用作第一级处理。FIR滤波器，即有限冲击响应滤波器是指冲激响应函数h(n)为有限个值的数字滤波器。FIR滤波器具有许多独特的优越性，除了可以做成具有严格的线性相位外，还可以满足任意的幅度特性要求，也不存在不稳定问题，且设计相对成熟。理论分析中采用了实信号形式进行分析，而实际的芯片处理通过模块复制实现了复信号的处理。3．1CIC滤波器CIC滤波器用来实现第一级的整数倍抽取，如图3所示。该滤波器的冲激响应具有如下形式：尽管采用了中频带通采样技术，但相对于FPGA或者DSP处理能力来说，数据速率仍然太高，很难满足实时性要求。一个实际的无线信号带宽有限，对单信号采样时所需的采样率并不高，对采样数据进行抽取，以降低采样率是完全可行的。多速率信号处理中的抽取理论是软件无线电接收机的理论基础。图2是一个完整的D倍抽取器结构图，图中HLP(ejw)为其带宽小于π／D的低通滤波器，是滤除信号频谱中高于π／D的部分，用以防止采样率降低后信号频谱造成的混叠。当，它与主瓣电平(D)的差值为13．46dB。可见，单极CIC滤波器的旁瓣电平较大，阻带衰减很差。为了降低旁瓣电平，可以采用多级CIC滤波器级联的方法，如图4所示，GC5016采用五级级联的方式，提供1～256级的抽取率，具有67dB左右的阻带衰减，基本满足实际需求。其频率响应为：由于CIC滤波器的通带倾斜较大，信号通过CIC滤波器之后，频谱会产生一定的倾斜，且伴有较大损耗，所以后端的PFIR滤波器在继续对信号进行抽取降速的基础上，还要对信号进行一定程度的补偿，以便抵消CIC滤波器的通带倾斜。3．2PFIR滤波器用一个已知的窗函数ω(k)去截取一个理想滤波器的冲激函数hid(k)，就能得到一个实际可用的FIR滤波器冲击函数h(k)，即窗函数法，这是最简单、最常用的设计FIR滤波器的方法。常用的窗函数ω(k)有矩形窗、汉宁窗、海明窗、布-哈窗(Blackman-Harris)以及凯撒(Kaiser)窗等。除此之外，还有等波纹最佳一致逼近法(Parks-Mcclellan最优法)及频域采样法等。FIR滤波器的阶数即窗函数长度是由滤波器的实际需求决定的，对于某些类型的窗函数，给定δp，δs，fC，fA等滤波器参数就可确定所需的滤波器阶数。例如对凯撒窗，当δ=δp=δs时，则N由下式给出：式中：△f，fC，fA分别为实际模拟带宽和频率值；fs为采样频率。由上式可见，数字滤波器的阶数N与滤波器的归一化过渡带宽度成反比，与滤波器带内波动的对数值成正比，过渡带越窄带内波动越小，所需的滤波器阶数越大，实现起来也越困难，所以实际应用中，需要对三者进行权衡折衷。目前有很多商用滤波器设计软件包可供选择，Matlab的信号处理和滤波器设计工具箱，提供了强大的设计和仿真功能。本文使用Matlab对GC5016的滤波器设计进行了仿真。4仿真及结果仿真实用Matlab的滤波器设计工具箱，假设抽取因子M=8，差分延时D=1，信号通带为2MHz，阻带衰减Ast为80dB，采样率fs为100MHz，则CIC滤波器的幅频响应如图5所示。假设FIR滤波器的抽取因子M2=4，阻带为4．25MHz，通带为2．25MHz，通带纹波A。为0．1dB，则FIR滤波器的幅频响应如图6所示，级联之后的幅频响应如图7所示。滤波器设计工具箱可以直接导出上述滤波器的系数，通过相应的开发工具写入GC5016的配置文件，即完成了从仿真到实践的开发过程。5结语软件无线电以可升级和可重配置的软件来实现各种无线电功能的新架构，在军用和民用领域越来越显示出强大的生命力。本文介绍了以数字上下变频器GC5016和可重配置的FPGA为核心的多通道接收机设计。实验表明，该多通道接收机具有一定的灵活性和开放性。未来还可以在4通道的基础上，利用多个多通道接收机实现新一代阵列处理系统，具有较强的生命力和广泛的应用前景。