基于TMS320VC33系统的硬件设计

基于TMS320VC33系统的硬件设计［作者：周文和敬涵毛志芳转贴自：微计算机信息点击数：79更新时间：2008-11-11TheHardwareDesignofTMS320VC33SystemAbstract：ThispaperintroducesthehardwaredesignmethodoftheminimalsystemaboutTMS320VC33whichisthefloatDSPchip,accordingtoitsstructure.ItalsointroducesthecircuitsaboutTiming、Reset、JTAGEmulationandMemoryInterfacingcombiningwithpracticalapplication.Keywords：Reset,Timing,JTAGEmulation,Boot.摘要：本文针对浮点DSP芯片TMS320VC33芯片的结构特点，介绍了该芯片最小系统硬件电路设计的方法，并结合实际应用情况，介绍了相关的时钟电路、复位电路、JTAG仿真接口电路、外围存储器接口电路以及Boot的设计。关键词:复位，时钟，JTAG仿真，Boot。引言TMS320C3X系列是隶属TMS320家族的一个低价位32位浮点DSP。目前主要应用于数字化音频、视频会议、工控和机器人技术等方面，还可应用于电力系统在线监测方面。其中VC33的最高处理速度为150MFLOPS，其主要特点和组成有：(1)高品质的浮点DSP，指令周期为13ns\17ns，处理速度为150MFLOPS\120MFLOPS。(2)低功耗(200mw@150MFLOPS)(3)×5PLL时钟发生器(4)34K×32bit片内RAM(5)32位指令字，24位地址线(6)支持Bootloader，一个串口，两个32位定时器和DMA。(7)八个扩展寄存器，R0~R7。(8)双电压供电，1.8V内核电压和3.3V的I/O电压。(9)支持JTAG调试标准，四个简单、高效的预译码信号。本文根据实际电路设计的经验，介绍了VC33系统的硬件设计。1时钟电路VC33的时钟发生器允许设计者选择时钟源：一是在XlN和XOUT之间接一晶振来启动内部晶振，EXTCLK接地。二是将外部时钟直接接到EXTCLK管脚，XOUT悬空，XlN接地。VC33的时钟发生器包括芯片内部的晶振和锁相环电路(PLL)，PLL电路在硬件上可自行设置。VC33的CPU有两个时钟模式选择引脚CLKMD0和CLKMD1，可将CLKMD0和CLKMD1引脚通过10k上拉电阻连接到电源，使CLKMD0和CLKMD1都为1。具体电路图如文献[1]中提到如图1所示。2复位电路为了使系统能被复位信号正确初始化，参考文献[2]中提到复位信号的脉冲宽度必须至少为10个H1周期以上，TMS320VC33-150指令周期为13ns，则复位时间至少为10*13=130ns。同时要考虑到系统振荡器达到稳定工作状态至少需要20ms，因此复位电路需要产生100~200ms低电平复位脉冲。具体复位电路如图2所示，具备手动和自动复位功能。取R=100kΩ，c=4.7uF时，非门74ls14最大输入低电平为1V。t=-RC*㏑(1-V/Vcc)=-100*4.7㏑(1-1/5)=105ms。由此可知该复位电路可以满足TMS320VC33最小系统复位的要求。3JTAG仿真接口VC33包含一个专门仿真口来支持由IEEE1149.1标准规范的JTAG仿真，该端口通过仿真器直接访问，这种设计极大方便了VC33仿真软件的调试。为了能与仿真器进行通信，所设计的PCB板上应有14脚JTAG仿真头，14脚的JTAG仿真头信号及管脚位置如图3所示。参考文献[3]中提到当仿真头和JTAG目标芯片之间的距离超过6英寸时，仿真信号TMS、TDI、TDO和TCK_RET要加缓冲，同时引脚EMU0、EMU1、TMS、TDI应该加上拉电阻连接到电源上，以保证仿真信号传输的需要。若距离小于6英寸，则不必加缓冲。下图4是一个不加缓冲的例子，其中的EMUO和EMUI信号必须通过上拉电阻连接到电源上，提供少于10μs的信号上升时间，其中上拉电阻R1和R2可取4.7kΩ。4存储器的扩展VC33具有16M×32bit的可寻址存储空间，由四个独立可选择的地址空间组成，分别是000000h–3FFFFFh、400000h–7FFFFFh800000h–BFFFFFh、C00000h–FFFFFFh。它的片内存储器只有34K×32bit的RAM，为了满足实际应用的需要，为此扩展数据存储器两片IS61LV25616AL和一片程序存储器AT29LV1024。下图5是VC33与存储器的接口设计。在图5中，采用一片地址译码器74LS138来产生数据存储器和程序存储器的片选地址。从图5中可以看出数据存储器和程序存储器的地址分别为：0440000h～047FFFFh、400000h～40FFFFh。数据存储器IS61LV25616AL的低8位控制、高8位控制和输出使能都接地。程序存储器AT29LV1024的输出使能接地。5Boot的设计6结论以上简单介绍了TMS320VC33系统的硬件设计，其中应该注意的几个问题如下：(1)时钟电路采用内部晶振可以节省电路板空间和降低系统损耗，在电路配置时应注意靠近VC33，引线要短而粗，采用的电容要性能稳定，容量值准确，且远离发热的元器件。采用外部时钟时从抗干扰考虑，应该在晶振的电源端和时钟输出端加一磁珠，电源和地之间加去耦电容，在尽可能的情况下，用地线包围振荡电路，晶振外壳接地。(2)VC33片内不自带看门狗电路，如有必要时复位电路设计时可以采用一片IMP706P芯片配置成看门狗电路。(3)VC33中一些管脚不用时，应该将其通过上拉电阻接电源或通过下拉电阻接地。参考文献1.TMS320VC33DigitalSignalProcessor(Rev.E)，TexasInstrumentsIncorporated.LiteratureNumber：SPRS087E，February1999−RevisedJanuary2004.2.TMS320C3xGeneral-PurposeApplicationsUser’sGuide，TexasInstrumentsIncorporated.LiteratureNumber：SPRU194，January1998.3.JTAG/MPSDEmulationTechnicalReference，TexasInstrumentsIncorporated.LiteratureNumber：SPDU079A，December1994.作者简介：周文，男，1978年3月出生，北京交通大学电气工程学院，硕士研究生研究方向：电能质量在线监测装置的研制通信地址：北京交通大学557信箱邮编：100044