可测性设计-3

系统可测性设计技术第三章BIT设计技术计划学时：6航空航天学院何羚[e-mail]可测性设计-32系统测试性设计总流程可测性设计-33本章主要内容3.1系统BIT设计系统BIT顶层设计系统BIT设计指南3.2常用BIT设计技术（本章重点）数字BIT、模拟BIT、环绕BIT、冗余BIT、动态部件BIT以及功能单元BIT技术BIT设计实例3.3测试点的选择与设置测试点的类型、要求、选择测试点设置举例可测性设计-343.1系统BIT设计确定系统BIT功能特性确定系统BIT工作模式和类型确定测试等级和测试程度权衡确定硬件BIT/软件BIT权衡确定在线BIT/离线BIT设计合理的系统BIT配置方案系统BIT顶层设计总体流程可测性设计-353.1.1系统BIT顶层设计1.确定系统BIT功能特性根据使用要求和诊断方案，确定系统BIT要测试的对象、测量参数和测试功能（监测、检查或隔离）。一般应完成：★①系统监测——监测系统关键特性参数；★②系统检查——检查系统是否正常，检测故障；③故障隔离——将系统故障隔离到LRU（或SRU）。实现BIT可用软件、硬件或二者的组合。系统级BIT及其组成单元BITE的总故障检测与隔离能力应满足测试性指标要求。2.确定系统BIT工作模式和类型★①系统工作（飞行）中BIT——主要用于监测系统关键功能特性、在运行中检测和隔离故障。其BIT类型为周期BIT和（或）连续BIT②系统工作（飞行）前BIT——主要用于检查系统工作前的准备状态，检测系统是否正常、能否投入运行，并给出GO/NOGO指示。其BIT类型为启动BIT③系统工作（飞行）后BIT——主要用于系统飞行后的维修检测，检查飞行中故障情况、进一步隔离故障，或用于修理后的检验。也叫维修BIT可测性设计-36系统BIT顶层设计（续1）3.确定测试等级和测试程度BIT测试的3种程度性能监测故障检测故障隔离测试等级对系统/分系统：BIT一般应具有性能监测、故障检测与隔离功能对LRU：BIT应具有故障检测功能，或检测及隔离功能对SRU：可以只用ETE检测和隔离故障，也可用BIT完成故障检测可测性设计-37不同BIT功能的测试特点项目BIT测试特点性能监测故障检测故障隔离1.应提供的功能监控影像安全和任务的功能特性参数系统(UUT)功能检查，发现故障隔离故障到组成单元2.人员参与程度•不参与•有的参与预测故障•自动运行•人员启动•自动运行•人员启动和(或)控制3.系统/UUT状态全部工作•工作(飞行中BIT)•暂停正常运行•工作(飞行中BIT)•非正常工作4.测试的参数系统/UUT关键参数系统/UUT各功能特性参数系统/UUT内部参数5.信息存储与显示显示参数值、性能下降、失效。存储量大显示故障、GO/NOGO。存储量不大显示故障的单元。存储量不大6.应用测试类型•被动的•无激励•被动的、连续或周期BIT•主动的，包括激励和(或)开关BIT，启动BIT•被动的，连续测试•主动的，多次测试和控制7.测试时间依据使用要求而定1s~1min，测试周期为5s~2min飞行中1s~1min，地面2~5min1~10min，取决于故障特点和隔离程度可测性设计-38系统BIT顶层设计（续2）4.软件BIT与硬件BIT的权衡（1）软件BIT当系统计算机或控制器可与功能测试分享时，采用软件BIT可使费用最少。主要优点：便于升级——系统改型时，通过重新编程得到不同的BIT易于修改BIT门限、测试容差等参数可对功能区进行故障隔离可方便地输入激励和监控UUT输出综合测试程度更大（2）硬件BIT硬件BIT在信号变换（如ADC、DAC）方面非常有用和必要。最大价值体现在软件BIT不适用时发挥作用：不能由计算机控制的区域，如电源检测区域有计算机，但存储容量不满足故障检测和隔离需求可测性设计-39系统BIT顶层设计（续3）5.在线BIT与离线BIT的权衡（1）在线BIT在线BIT通常可以立即检测出关键系统的异常。只要在线自动BIT不干扰系统功能和占用执行时间，就应尽量。在线请求BIT（开关BIT）可能会造成系统正常功能的短时中断，可用于允许短时中断工作的系统，如雷达。自动驾驶仪等关键功能系统则不宜采用。（2）离线BIT离线BIT主要用于在线已检测出系统异常，需进一步检测与隔离的情况。执行离线BIT测试时需停止系统正常工作，直到测试完毕。系统BIT设计应尽可能达到在线BIT和离线BIT的最佳权衡。可测性设计-310系统BIT顶层设计（续4）分布式BIT在分系统的模块（电路板）级进行测试，具有模块级故障隔离功能，并根据各模块的BIT测试结果，归纳判断系统是否正常优点：可减少故障隔离的模糊度和隔离错误；各分系统BIT可脱机运行，与其他分系统隔离；各分系统BIT能力强，可与分系统功能保持某种形式的同步集中式BIT将各模块的检测、诊断功能都集中于1个处理器中，通过该处理器访问各模块进行，并对监测信号和(或)激励响应信号进行分析评价优点：计算机能较好地在系统运行时进行交叉测试，所需测试硬件较少；还可进行必要的系统级测试信息分析处理6.设计合理的系统BIT配置方案（1）集中式BIT与分布式BIT可测性设计-311分布式BIT系统示例各分系统均有微程序和微诊断可测性设计-312故障集中显示的分布式BIT系统示例可测性设计-313BIT测试有效性%平均维修时间（hour）BIT有效性与平均维修时间的关系①采用在线维修中央和分布式计算机，有余度设备：可实现全自动BIT②采用在线维修中央和分布式计算机，无余度设备：可实现全自动BIT③采用中央计算机分时处理，ETE配合：可实现全自动BIT④采用分布式计算机或数据处理机，加ETE：半自动BIT⑤少量数据处理，加ETE：可实现极少的BITBIT有效性与平均维修时间成反比可测性设计-3146.设计合理的系统BIT配置方案（续1）（2）模拟系统的BIT和非电系统的BIT模拟系统的BIT思路：UUT内部设置BIT专用微处理器和ADC等接口电路，外部与系统的中央控制计算机相连由此自动检测与隔离故障，测试重复性与兼容性好，并支持远程维修非电系统的BIT方案：对于待测试的分系统和设备应设置BITE，如传感器、测试点、监测电路、信号变换电路和简单诊断程序（带CPU的分系统）等另设置公用监控计算机（接收各分系统送来的BIT信息；完成必要的分析和处理；送显和记录）、多功能显示器和数据记录/存储装置可测性设计-315模拟系统和非电系统BIT示例模拟系统的BIT示例某型军机非航空电子系统的BIT系统构成可测性设计-3166.设计合理的系统BIT配置方案（续2）（3）复杂系统的BIT方案复杂系统的BIT系统一般包括：各分系统的BITE、接口装置、中央维修计算机、显示控制装置、综合显示装置和输入/输出设备等。示例：波音747-400的机上BIT系统CMC：中央维修计算机IDS：综合显示系统，含6个CRTCDU：控制显示单元EICAS：发动机指示与机组报警系统EIU：接口装置PFD：主飞行显示器ACARS：飞行通信寻址与报告系统ND：导航显示器可测性设计-317回顾：系统BIT顶层设计总流程确定系统BIT功能特性确定系统BIT工作模式和类型确定测试等级和测试程度权衡确定硬件BIT/软件BIT权衡确定在线BIT/离线BIT设计合理的系统BIT配置方案可测性设计-3183.1.2系统BIT设计指南任务关键功能必须由BIT进行监控BIT容差的设定应保证在预期的工作环境中FDR最大、FAR最小BIT故障检测器的设计应保证满足操作和维修要求应使用并行BIT监控系统关键功能，尽可能减小因采用余度电路而造成的故障掩盖的可能性BIT的可靠性应比所监控电路的可靠性高一个量级。如果BIT电路本身的故障率较高，将会严重影响系统可靠性BIT必须设计成故障安全的，电路本身的故障或连接线错误应有对应的故障指示估计的系统寿命周期费用数据应用于测试/可用性和最终的生产费用优化必须在系统和分系统级确定每个诊断测试的激励和响应数据。应保证在工厂测试和现场设备维修时采用相同的数据，以减少专用软件的数量提供测试序列的人工控制方法，以便有选择地进行独立测试、适当的组合测试和在任何时刻中断测试诊断程序的有效性与BITE电路、BIT类型和质量及设备内测试点所监控的数量及位置密切相关。这些测试点应在设计早期提供和计划可测性设计-319系统BIT设计指南（续1）系统和（或）分系统中的所有单元的诊断测试，应能对单元的可操作性进行评价、并将故障隔离到LRU/SRU。诊断测试中一些故障隔离的基本原则：每个测试的设计应保证：可进行独立测试；可诊断单元的一个功能部分；可根据优先级进行测试故障隔离程序应设计成只需分析一个独立测试结果每个独立单元测试均应能提供GO/NOGO状态指示，并能将故障隔离到故障的部件应保证可随时中断每个测试，然后自动或通过操作人员选择从开始点重新启动单元测试的设计应保证单元能够适应下列分系统响应模式：分系统的不正确响应（包括无响应）；不一致的响应；不希望的状态所有软件应按测试优先级建立。测试软件应既可利用所有信息输出的子程序结构，又可利用故障字典系统软件程序应包括一个自引导程序或具有相同功能的程序，以建立最大工作指令集。利用最大工作指令集可正确建立其他指令，进而验证整个系统控制器指令集可测性设计-320系统BIT设计指南（续2）提供确定计算机及控制器活动的BIT电路（如看门狗）采用标准的BIT结构（包括硬件和软件），以使BIT费用最小系统用户手册应包含BIT无法发现的不正常状况的操作指令，如系统没有接通电源或系统正在不正确的环境（如错误高度等）下使用应允许人工操控BIT程序，需要时即可重新启动关键系统功能测试所有自测试程序应与功能固件分开存储，以防测试软件bug造成系统功能固件出问题对高功率系统和分系统，高功率段应利用目视或音响BIT互锁，以便保证人员安全大型系统的BIT校准通常应在计算机控制（可以采用人工干预）下完成系统中的BIT开始运行前，应首先检查其本身的完整性为便于系统故障修理，系统BIT诊断的故障应用清晰的文字表示，而不用代码或指示灯BIT电路应设置在分系统级，以便当分系统拆下时仍可用BIT进行测试在经费允许的情况下，应使系统故障隔离的模糊度尽可能小可测性设计-3213.2常用BIT设计技术按测试手段扫描技术环绕技术模拟技术并行技术特征分析技术按UUT类型RAM测试技术ROM测试技术CPU测试技术A/D和D/A测试技术机电部件测试技术数字BIT、模拟BIT环绕BIT、冗余BIT动态部件BIT功能单元BIT示例可测性设计-3223.2.1数字BIT技术1.板内ROM式BIT一种由硬件和固件实现的非并行式BIT技术。思路：将存储在测试ROM中的测试模式施加到CUT中，再将CUT的响应与所期望的GMRROM对比，据此给出GO/NOGO信号。可测性设计-323板内ROM式BIT的特点优点可用少量预先确定的测试模式，实现高FDR测试模式存储在ROM中，可方便地实现测试模式的成对出现；采用CAD电路仿真易于生成CUT特定的正常响应当CUT输出端数目增大或所需模式数目减小时，板内ROM测试生成比随机模式生成具竞争力控制逻辑简单，而随机模式生成测试方法需加载种子模式（seed-patterns）和专用的测试时序不足如缺乏对UUT的深入理解，难以确定完整有效的测试模式当测试模式数量很大，或CUT输入端数目很少时，随机模式生成方法比板内ROM方法有优势改变电路设计通常意味着ROM的重新编程如需额外的ROM寻址线，则PCB板的费用和体积相应增加需专门、额外的测试模式ROM和GMRROM测试期间，CUT和BIT的逻辑吞吐延迟限制了最大时钟频率可测性设计-3242.微处理器BIT微处理器BIT分阶段完成，每个后续阶段都以前一阶段的成功完成为基础。规定的执行顺序如下：①核心指令测试②读寄存器指令测试③内存测试④寻址模式测试⑤指令执行测试⑥指令时序测试⑦I/O外围