同步时序电路.

4.1时序逻辑电路结构与类型时序电路：一个电路在任何时刻的稳定输出不仅与该时刻电路的输入信号有关，而且与该电路过去的输入有关，这样的电路称为时序电路。时序电路由组合电路和存储(记忆)器件及反馈回路三部分组成，见下图(b)x1z1组合电路存储器件xn…zm………yry1Y1Yl(b)组合电路x1xn…z1zm…(a)x1…xn：时序电路的输入或外部输入；z1…zm：时序电路的输出或外部输出；y1…yr：时序电路的状态或内部输入；Y1…Yl：时序电路的激励或内部输出；状态：过去的输入已不存在，但可以通过存储器件把它们记录下来，称之为状态。记录下来的信息可能和过去的输入完全一样，也可能是经过了组合电路加工处理后的结果。我们把某一时刻之前的状态称为现态，把这一时刻之后的状态称为次态，现态和次态是一个相对的概念，分别用y(n)(或y)和y(n+1)表示。时序电路的逻辑函数由3组方程组成：Zi=fi(x1,…，xn;y1,…，yr),i=1,…,mYj=gj(x1,…，xn;y1,…，yr),j=1,…,ly(n+1)=hk(y1,…，yr;Y1,…，Yr),k=1,…,r两种时序电路类型见下图：(a)同步时序电路x1z1组合电路存储器件或延时器件xn…zm………yry1Y1Yl(b)异步时序电路x1z1组合电路存储器件xn…zm………yry1Y1Yl时钟时序电路输入信号的波形图：时钟脉冲(CP)同步脉冲01111100异步脉冲11111000同步电平01111100异步电平100001114.2状态表和状态图状态表与状态图是用来表示同步时序电路的输入、输出、现态、次态之间转移关系的两种常用工具。4.2.1Mealy型状态表和状态图如果同步时序电路的输出是输入和现态的函数，即Zi=fi(x1,…，xn;y1,…，yr),i=1,…,m，则称该电路为Mealy型电路。一、状态表Mealy型电路状态表现态次态/输出输入xyy(n+1)/Z该表表明：处在状态y的同步时序电路，当输入为x时，输出为z，且在时钟脉冲作用下，电路进入次态y(n+1)。某Mealy型电路状态表现态次态/输出(y(n+1)/Z)x=0yA/0A/0B/0x=1B/0C/0A/1ABC二、状态图状态图是一种反映同步时序电路状态转移规律和输入、输出取值关系的有向图。yx/zy(n+1)Mealy型电路状态图某Mealy型电路状态图ACB0/01/00/00/01/01/14.2.2Moore型状态表和状态图如果同步时序电路的输出仅是现态的函数,即Zi=fi(y1,…,yr),i=1,…,m,则称电路为Morre型电路。一、状态表Moore型电路状态表现态次态输入xyy(n+1)Z输出该表表明：当电路处于状态y时，输出为z，若输入为x，则在时钟脉冲作用下，电路进入次态y(n+1)。某Moore型电路状态表现态次态y(n+1)x=0yCBBx=1ABC输出ZBCA010二、状态图Moore型电路状态图某Moore型电路状态图y/zxy(n+1)Z'C/0A/0B/10101104.3触发器触发器是一种存储元件，在电路中用来记忆电路过去的输入情况。一个触发器具有两种稳定的状态,一个称之为0状态，另一种称之为1状态。在任何时刻,触发器只处于一个稳定状态,当触发脉冲作用时,触发器可以从一种状态翻转到另一种状态。常用的触发器有R–S触发器,D触发器J–K触发器和T触发器。4.3.1基本R－S触发器基本R－S触发器可由两个与非门交叉耦合组成，其逻辑图和逻辑符号如下：&&G1RQG2SQ011100QRSQ基本R－S触发器的输入与状态之间的逻辑关系可用触发器的功能表来描述。RSQ(n+1)功能说明00011011d01Q不定置0置1不变基本R－S触发器功能表基本R－S触发器的次态方程为：Q(n+1)＝S＋RQ其约束条件为：R+S=1基本R－S触发器的一个重要特性：如果连续出现多个置0或置1信号，只有第一个置0或置1信号起作用。利用这一特性可消除机械开关的触点抖动。基本R－S触发器也可由或非门组成。4.3.2时钟控制R－S触发器在数字系统中，通常要求触发器按一定的时间节拍动作，即让输入信号的作用受到时钟脉冲的控制，为此出现了带时钟控制的R－S触发器，其逻辑图和逻辑符号如下：&&G1RQG2SQ&&CPG3G4QRSQCP110101100当CP为0时，不论R，S为何值，触发器的状态保持不变；当CP为1时，触发器的状态取取决于R和S，工作原理与R－S触发器相同。钟控触发器的功能表和状态表如下：RSQ(n+1)功能说明00011011Q10d不变置1置0不定钟控R－S触发器功能表现态Q次态Q(n+1)01010111dd00RS=001110钟控R－S触发器状态表钟控R－S触发器的状态方程为：Q(n+1)＝S＋RQRS=0(约束条件)状态图为：0100,1000,01RS0110钟控R－S触发器存在次态不能确定和空翻两个问题。4.3.4J－K触发器J－K触发器有两个输入端，即克服了R－S触发器的约束问题，使用上又比D触发器灵活。其逻辑图与逻辑符号如下：QQJKC0111Q1100Q＝1Q(n+1)=0Q011111001100&&G1KQG2JQ&&CPG3G4Q(n+1)=1Q＝0当CP＝0时，J－K触发器的状态保持不变；当CP＝1时，•若J=K=0,则G3=G4=1,触发器保持原状态；•若J=1,K=0,则G3=1,G4=Q,使触发器置1；•若J=0,K=1,则G3=Q,G4=1,使触发器置0；•若J=K=1,则G3=Q,G4=Q,使触发器翻转；J－K触发器功能表和状态表如下：J－K触发器功能表QQ(n+1)010101001011JK=001110J－K触发器状态表JKQ(n+1)功能说明00011011Q01Q不变置0置1翻转J－K触发器的次态方程为：Q(n+1)＝JQ＋KQ状态图为：0100,01JK10,1101,1100,10为防止空翻，实际数字电路中使用的J－K触发器是主从式集成J－K触发器，它使用前沿采样，后沿定局的方式，无空翻，功能较全，使用灵活。114.3.3D触发器如果使钟控R－S触发器的R和S端始终处于互补状态,则可消去次态不能确定的问题,这就形成了所谓的D触发器,其逻辑图的逻辑符号如下:QQCD001110011101100&&G1(R)QG2DQ&&CPG3G4(S)当CP=0时，D触发器的状态不变；当CP=1时，D触发器的状态取决于D。D触发器的功能表和状态表如下：DQ(n+1)0101QQ(n+1)010011D＝0D＝1D触发器功能表D触发器状态表D触发器的次态方程为：Q(n+1)＝D状态图为：0101D10D触发器结构简单,但仍然存在空翻现象。实际使用的D触发器是一种维持阻塞型D触发器,可以防止空翻的发生。由于D触发器只有一个输入端,在某些情况下使用感到不便。4.3.5T触发器T触发器实际上是J－K触发器的一种特殊形式。如果把J－K触发器的J－K端连在一起就形成了T触发器。因此T触发器的次态方程为：Q(n+1)＝TQ＋TQ其功能表和状态表是J－K触发器功能表和状态表的一部分。T触发器又称计数触发器。4.3.6不同类型触发器之间的转换转换步骤：（1）写出已有触发器和待求触发器的特性方程。（2）变换待求触发器的特性方程，使之形式与已有触发器的特性方程一致。（3）比较已有和待求触发器的特性方程，根据两个方程相等的原则求出转换逻辑。（4）根据转换逻辑画出逻辑电路图。转换方法：利用令已有触发器和待求触发器的特性方程相等的原则，求出转换逻辑。JK触发器→D触发器1JC11KDQQ1CP写出D触发器的特性方程，并进行变换，使之形式与JK触发器的特性方程一致：nnnnnDQQDQQDDQ)(1与JK触发器的特性方程比较，得：DKDJ电路图2、将D触发器转换为JK、T触发器D触发器→JK触发器nnQKQJDJ1DC1QQCP≥1&&1KD触发器→T触发器nQTDT1DC1QQCP=14.4同步时序逻辑电路的分析分析的任务：对一个给定的时序逻辑电路，研究在一系列输入信号作用下，电路将会产生怎样的输出，进而说明该电路的逻辑功能。实际上是要求出电路的状态表、状态图或时间图，并作出功能评述。4.4.1同步时序逻辑电路的分析方法常用的方法有表格化和代数法。逻辑电路图输出函数和激励函数表达式列出状态转移真值表电路次态方程组触发器次态方程触发器功能表状态表和状态图用时间图和文字描述电路逻辑功能例：用表格法分析下图所示的同步是序逻辑电路＝1K1J1CK2J2CY2Y1CP1X解：第一步：写出输出函数和激励函数表达式。J1=K1=1J2=K2=xy1第二步：列同状态转移真值表。输入x现态y2y1激励函数J2K2J1K1次态y2(n+1)y1(n+1)000011110001101100011011010110100101101011111111111111110110110011000110第三步：作出状态表和状态图。次态y2(n+1)y1(n+1)00011011现态y2y1x=0x=101101100110001100001101101100110x第四步：用时间图和文字描述电路和逻辑功能。当x=0时,该电路进行加1计数,计数序列为:00011011当x=1时,该电路进行减1计数,计数序列为:00111001时间图的作法：选定一个典型的输入序列；根据选定的典型输入序列，求出状态响应序列(和输出响应序列)输入序列为(电平输入)：x=11110000,初态：y2y1=00CP:12345678x:11110000y2:01100011y1:01010101y2(n+1):11000110y1(n+1):10101010画时间图。11110000y1y2x12345678CP例：试有代数法分析下图所示的同步时序逻辑电路。1D1CD2Cy2CPx&y1z解：第一步：写出输出函数和激励函数表达式。Z=xy2y1D2=x+y2+y1=xy2y1D1=x第二步：把激励函数表达式代入触发器的次态方程，得到电路的次态方程组。Q1(n+1)＝D1＝xQ2(n+1)＝D2＝xy2y1第三步：根据次态方程组和输出函数表达式作出状态表和状态图。次态/输出(y2(n+1)y1(n+1)/Z)00011110现态y2y1x=0x=100/110/000/000/001/001/001/001/1000110111/0x/z0/00/00/01/01/10/01/0第四步：作出时间图，并说明电路的逻辑功能。典型输入序列（脉冲输入）：x=01011101初态：y2y1=00状态响应序列和输出响应序列为：CP:12345678x:01011101y2:00010001y1:00101110y2(n+1):00100010y1(n+1):01011101Z:00010001CPxy2y1Z12346785时间图：功能说明：该电路是一个101序列检测器。4.5同步时序逻辑电路的设计本节讨论的设计方法是一种经典的方法，即由小规模集成电路构成时序逻辑电路的设计方法，其基本指导思想是用尽可能少的触发器和门电路来完成设计。同步时序电路设计的一般步骤为：1.作原始状态图和状态表；2.对原始状态表化简；3.状态分配；4.选定触发器，求出输出函数和激励函数表达式；5.画出逻辑电路图。4.5.1建立原始状态图状态图是同步时序电路设计的依据，它必须正确反映设计要求。状态图的作法没有一成不变的方法，关键是要充分正确地理解设计要求。一个正确的状态图是指状态图中的状态个数不能少，状态之间的转移关系不能错。作状态图的一个基本方法是“对于感兴趣的东西应区分对待，对于不感兴趣的东西可不予区分”例:某序列检测器有一个输入端x和一个输出端Z。从x端输入一组按时间顺序排列的串行二进制码。当输入序列中出现101时，输出Z＝1，否则Z＝0。试作出该序列检测器的Mealy型和Moore型原始状态图和状态表。S0S