搜索
第1页数字钟的设计与制作摘要：数字钟的主要原理是由555定时器电路产生多谐震荡，为使电路简单，通过对电阻、电容参数的设置，使其直接产生1HZ的脉冲。秒计数器满60向分计数器进位，分计数器满60向时计数器进位，时计数器以24为一个周期，并实现了时高位具有零熄灭的功能。计数器的输出经译码器送到显示器，可在相应位置正确显示时、分、秒。计时出现误差或者调整时间时可以用校时电路进行对时、分的调整。关键词：数字时钟；计数器；译码器；校时电路1引言随着生活水平的提高，人们越来越追求人性化的事物，传统的时钟已不能满足人们的需求。数字电子钟是一种用数字电路技术实现时、分、秒的计时装置，与传统的机械时钟相比，它具有更高的准确性和直观性，且无机械传动装置，具有更长的使用寿命等优点，因而得到了广泛的应用。小到人们日常生活中的电子手表，大到车站、码头、机场等公共场所的大型数显电子钟。钟表的数字化给人们生产生活带来了极大的方便，而且大大地扩展了钟表原先的报时功能，诸如定时自动报警、按时自动打铃等，所有这些，都是以钟表数字化为基础的。因此，研究数字钟及扩大其应用，有着非常现实的意义。2设计要求1.时钟显示功能，能够以十进制显示“时”、“分”、“秒”。其中时为24进制，分秒为60进制。2.具有校时功能。3方案论证方案一利用数字电路中学习的六十进制和二十四进制计数器和3-8译码器来实现数字中的时间显示。方案二利用AT89C51单片机和汇编语言对AT89C51进行编程来实现数字钟的时间显示。尽管使用方案二设计数字钟电路图比较简单，但是从原理上分析，方案一看起来更加直观，一目了然，且由于本次课程设计是基础课程设计，故选择方案一。4设计总体思路4.1总体框图数字钟实际上是一个对标准频率（1Hz）进行计数的计数电路。由于计数的起始时间不可能与标准时间（如北京时间）一致，故需要在电路上加一个校时电路。同时标准的1HZ时间信号必须做到准确稳定，通常使用555振荡器电路产生1HZ脉冲。图1所示为数字钟的构成框图。理工类样张（上边距25mm,下边距25mm,左边距20mm,右边距20mm）第2页图1数字钟的基本框图4.2各单元模块设计4,2.1振荡器555定时器成本低，性能可靠，只需要外接几个电阻、电容，就可以实现多谐振荡器、单稳态触发器及施密特触发器等脉冲产生与变换电路。而石英晶体振荡器的特点是振荡频率准确、电路结构简单、频率易调整。由于在本次设计中，由555定时器构成的振荡器便可以满足精度要求，故采用由集成电路定时器555与RC组成的多谐振荡器。如图2所示。设振荡频率f=1HZ,R3为可调电阻，调动R3便可以从3引脚处输出1Hz脉冲。图2555振荡器5.2.274LS160工作原理74LS160为同步可预置十进计数器，有四位数置数功能,清除功能，有使能功能可让计数停止或计数，有动态进位输出功能。本次设计用到74LS160的计数、异步清零等功能。74LS160由四个D型触发器和若干个门电路构成，内部有超前进位，具有计数、置数、禁止、直接（异步）清零等功能。两个计数使能输入端（ENP和ENT）在计数时必须是高电平，且输入ENT必须正反馈，以便使能动态进位输出。时显示分显示秒显示振荡器时译码器时译码器时译码器秒计数器分计数器时计数器校时电路第3页RCO进位输出端ENP计数控制端ENT计数控制端QA-QD输出端CLK时钟输入端MR异步清零端（低电平有效）LOAD同步并行置入端（低电平有效）图374LS160引脚图表174LS160功能表输入工作模式清零置数使能时钟MRLOADENTENPCLKLXXXX清零HLXX↑置数HHHH↑计数HHLXX保持（不变）HHXLX保持（不变）符号说明：H=高电平L=低电平X=不定（高或低电平）↑=由“低”→“高”电平的跃变4.2.3计数器秒脉冲信号经过6级计数器，分别得到“秒”个位、十位、“分”个位、十位以及“时”个位、十位的计时。“秒”“分”计数器为六十进制，小时为十二进制。（1）六十进制计数器分和秒计数器都是模数M=60的计数器，其计数规律为“01—02—03—…—58—59—00—…”。由555振荡器产生的秒脉冲信号，首先送到“秒”计数器进行累加计数，秒计数器应完成一分钟之内秒数目的累加，并达到60秒时产生一个进位信号，所以，选用两片74LS160级联组成六十进制计数器，采用异步清零的方法来实现六十进制计数。其中，“秒”十位是六进制，“秒”个位是十进制。如图3所示。第4页图4六十进制计数电路（2）24进制计数器“24翻1”时计数器是按照“01—02—03—…—22—23—00—…”规律计数的，这与日常生活中的计时规律相同。在此设计中，时的计数器也是由两片74LS160计数器构成的，将它们级连组成“24翻1”时计数器。计数器的状态要发生两次跳跃：一是计数器计到9，即个位计数器的状态为Q03Q02Q01Q00=1001，在下一脉冲作用下计数器进入暂态1010，利用暂态的两个1即Q03Q01使个位异步置0，同时向十位计数器进位使Q10=1；二是计数器计到23后，在第24个脉冲作用下两个计数器均进入暂态即十位计数器为0100，个位计数器为0010，利用十位计数器和个位计数器进入暂态时的两个1使十位和个位异步置零。如图4所示。图524进制计数器第5页（3）校时电路当数字钟接通电源或者计时出现误差时，需要校正时间（或称校时）。校时是数字钟应具备的基本功能。一般电子表都具有时、分、秒等校时功能。为使电路简单，只设计了分和时的校准电路。对校时的要求是，在小时校正时不影响分和秒的正常计数；在分校正时不影响秒和小时的正常计数。需要注意的时，校时电路是应由与非门构成的组合逻辑电路，开关S1或S2为“0”或“1”时，可能会产生抖动，为防止这一情况的发生需要接入接入一个由RS触发器组成的防抖动电路来控制。但是由于当时设计电路时感觉RC并联便可消抖，便把由RS触发器组成的防抖电路这部分去掉了。直到调电路时才发现在硬件消抖电路中由RS触发器组成的防抖电路是必不可少的。如图5所示。图6校时电路5总电路图将设计的各个单元电路进行级联，得到数字电子钟系统电路原理图如图六所示。第6页图7总电路图6调试过程6.1调试中所用到的仪器示波器、数字万用表6.2调试方法（1）焊接完成以后，上电来检测数字钟存在哪些问题。（2）数字钟可以分为5个模块：555定时器产生1Hz脉冲、秒显示模块、分显示模块、时显示模块以及校时模块，然后分模块来检测。（3）通过上电发现的问题，使用数字万用表来对电路一一检测，看看是否有虚焊、电路中有些线是否没有导入PCB图中、元件差错地方等现象6.3设计中所遇到的问题（1）时间计数电路的连接与测试秒计数电路与分计数电路都没有什么大的问题，只是在调节滑动电阻时花了很长时间。但是在时计数电路中，数码管显示一直特别的乱，无规律可循，经检查后发现是因为十位计数器74LS160的地虚焊以及个位计数器的异步清零端没有接线所致，改完之后，显示便正常了。（2）校时电路由于未使用RS触发器组成的防抖动电路，所以在按键消抖这块电路处理的不是很好，抖动稍微有点厉害。第7页7总结与体会通过这次对数子钟的设计与制作，让我了解了印制电路板的整个设计流程，也让我了解了关于数字钟的原理与设计理念，同时我们也学会了protel99SE软件的使用并巩固了我们的焊接技术。要设计一个电路先进行软件模拟仿真再进行实际的电路制作。但是最后的成品却不一定与仿真时完全一样，因为，在实际接线中有着各种各样的条件制约着。所以，在设计时应考虑两者的差异，从中找出最适合的设计方法。在摸索该如何设计程序使之实现所需功能的过程中，培养了我的设计思维，使我们在逻辑电路的分析和设计上有了很大的进步，加深了我们对计数器、振荡器的认识，进一步增加了对一些常见器件的了解，以及学会了如何看一个芯片的的结构图与功能表。同时，查阅参考书的独立思考能力以及以及培养非常重要。此外，相互讨论共同研究是设计过程的重中之重，有助于完整的设计了电路图，并且增加了我们实际操作能力，让我体会到了设计的艰辛的同时，更让我体会到成功的喜悦与快乐。参考文献[1]电子线路设计·实验·测试[M].华中科技大学出版社，2011.9[2]数字电子技术基础[M]．高等教育出版社，2010.11[3]Protel99SE实用教程[M]．高等教育出版社，2007.1第8页附录：附录一数字钟的仿真图附录二元件清单元件名称数量数码管6个74LS486个74LS1606个74LS001个74LS041个555定时器1个47K电阻2个2K可滑动变阻器1个10uF电容1个0.01uF电容3个3.3K电阻2个按键2个