搜索
北京邮电大学电子工程学院1北京邮电大学数字电路与逻辑设计实验学院：班级：姓名：学号：班内序号：北京邮电大学电子工程学院2实验一QuartusII原理图输入法设计一、实验目的：(1)熟悉QuartusII原理图输入法进行电路设计和仿真。(2)掌握QuartusII图形模块单元的生成与调(3)熟悉实验板的使用二、实验所用器材：(1)计算机(2)直流稳压电源(3)数字系统与逻辑设计实验开发板三、实验任务要求(1)用逻辑门设计实现一个半加器，仿真验证其功能，并生成新的半加器图形模块单元。(2)用(1)中生成的半加器模块和逻辑门设计实现一个全加器，仿真验证其功能，并下载到实验板测试，要求用拨码开关设定输入信号，发光二极管显示输出信号。(3)用VHDL语言实现全加器。四、实验原理图和实验波形图1、全加器实验原理图。北京邮电大学电子工程学院32、全加器实验波形图。五、仿真波形分析由仿真波形可以看出，当a,b,ci有两个或者两个以上为1时，产生进位，即co输出为1，而输出s则是当a,b,ci输入偶数个1时为0，奇数个1时为1，满足实验原理，仿真波形正确。北京邮电大学电子工程学院4实验三VHDL组合逻辑电路设计一、实验目的：(1)熟悉QuartusII原理图输入法进行电路设计和仿真。(2)掌握QuartusII图形模块单元的生成与调(3)熟悉实验板的使用二、实验所用器材：(1)计算机(2)直流稳压电源(3)数字系统与逻辑设计实验开发板三、实验任务要求(1)用VHDL语言设计将8421计数器，分频器和数码管译码器连接使用，实现在指定数码管滚动显示0-9，其余数码管不亮，并带有清零功能，并下载到实验板显示计数结果。四、实验VHDL代码和仿真波形图(1)VHDL代码libraryieee;useieee.std_logic_1164.all;useieee.std_logic_unsigned.all;entityxianshiisport(clk,clr:instd_logic;北京邮电大学电子工程学院5b:outstd_logic_vector(6downto0);cat:outstd_logic_vector(5downto0));endxianshi;architectureaofxianshiissignalctmp:std_logic_vector(3downto0);signaltmp:integerrange0to1249999;signalclktmp:std_logic;signale:std_logic_vector(6downto0);beginp1:process(clk,clr)beginifclr='0'thentmp=0;elsifclk'eventandclk='1'theniftmp=1249999thentmp=0;clktmp=notclktmp;elsetmp=tmp+1;endif;endif;endprocessp1;北京邮电大学电子工程学院6p2:process(clktmp)beginifclr='0'thenctmp=0000;elsif(clktmp'eventandclktmp='1')thenifctmp=1001thenctmp=0000;elsectmp=ctmp+1;endif;endif;endprocessp2;p3:process(ctmp,clr)beginif(clr='0')thencat=111111;elsecasectmpiswhen0000=e=1111110;--0北京邮电大学电子工程学院7when0001=e=0110000;--1when0010=e=1101101;--2when0011=e=1111001;--3when0100=e=0110011;--4when0101=e=1011011;--5when0110=e=1011111;--6when0111=e=1110000;--7when1000=e=1111111;--8when1001=e=1111011;--9whenothers=e=0000000;endcase;cat=110111;endif;b=e;endprocessp3;(2)仿真波形图北京邮电大学电子工程学院8五、仿真波形分析由仿真波形图可以看出，输出cat始终未110111，只有第三个数码管亮，输出b在循环变化，b控制数码管显示不同的数字，所以这是一个0~9滚动显示数码管的波形图。六、模块端口说明及连接图北京邮电大学电子工程学院9实验四VHDL组合逻辑电路设计一、实验目的：(1)熟悉QuartusII原理图输入法进行电路设计和仿真。(2)掌握QuartusII图形模块单元的生成与调(3)熟悉实验板的使用二、实验所用器材：(1)计算机(2)直流稳压电源(3)数字系统与逻辑设计实验开发板三、实验任务要求（1）用VHDL语言设计并实现一个8×8点阵行扫描控制器，要求从上至下逐行循环点亮点阵（红色或绿色均可），每行点亮时间为0.5秒。（2）用VHDL语言设计并实现一个8×8点阵行扫描控制器，要求从上至下逐行点亮点阵，第一行为红色，第二行为绿色，依次类推，直至点亮所有行，然后全部熄灭，再重新从第一行开始。四、实验VHDL代码和仿真波形图（1）单色逐行点亮VHDL代码libraryieee;useieee.std_logic_1164.all;北京邮电大学电子工程学院10useieee.std_logic_unsigned.all;entitydianzhenisport(clk,clr:instd_logic;col,row:outstd_logic_vector(7downto0));enddianzhen;architectureaofdianzhenissignala:integerrange0to2499999;signalclktmp:std_logic;signalctmp:std_logic_vector(2downto0);beginp1:process(clk,clr)beginifclr='0'thenclktmp='0';elsifclk'eventandclk='1'thenifa=2499999thena=0;clktmp=notclktmp;else北京邮电大学电子工程学院11a=a+1;endif;endif;endprocessp1;p2:process(clktmp)beginifclr='0'thenctmp=000;elsif(clktmp'eventandclktmp='1')thenifctmp=111thenctmp=000;elsectmp=ctmp+1;endif;endif;endprocessp2;p3:process(ctmp)begincasectmpiswhen000=row=11111110;北京邮电大学电子工程学院12when001=row=11111101;when010=row=11111011;when011=row=11110111;when100=row=11101111;when101=row=11011111;when110=row=10111111;when111=row=01111111;whenothers=row=11111111;endcase;col=11111111;endprocessp3;enda;(2)单色逐行点亮仿真波形图北京邮电大学电子工程学院13(3)双色逐行出现点阵VHDL代码libraryieee;useieee.std_logic_1164.all;useieee.std_logic_unsigned.all;entitydianzhenisport(clk,clr:instd_logic;colr,colg,row:outstd_logic_vector(7downto0));enddianzhen;architectureaofdianzhenissignala:integerrange0to2499999;signalclktmp:std_logic;signalctmp:std_logic_vector(2downto0);signalrowtmp:std_logic_vector(7downto0);signalcolrtmp,colgtmp:std_logic_vector(7downto0);beginp1:process(clk,clr)beginifclr='0'thenclktmp='0';北京邮电大学电子工程学院14elsifclk'eventandclk='1'thenifa=2499999thena=0;clktmp=notclktmp;elsea=a+1;endif;endif;endprocessp1;p2:process(clktmp)beginifclr='0'thenctmp=000;elsif(clktmp'eventandclktmp='1')thenifctmp=111thenctmp=000;elsectmp=ctmp+1;endif;endif;endprocessp2;北京邮电大学电子工程学院15p3:process(ctmp)beginif(clr='0')thenrowtmp=11111111;elsecasectmpiswhen000=rowtmp=11111110;colrtmp=11111111;colgtmp=00000000;when001=rowtmp=11111101;colgtmp=11111111;colrtmp=00000000;when010=rowtmp=11111011;colrtmp=11111111;colgtmp=00000000;when011=rowtmp=11110111;colgtmp=11111111;colrtmp=00000000;when100=rowtmp=11101111;colrtmp=11111111;colgtmp=00000000;when101=rowtmp=11011111;colgtmp=11111111;colrtmp=00000000;when110=rowtmp=10111111;colrtmp=11111111;colgtmp=00000000;北京邮电大学电子工程学院16when111=rowtmp=01111111;colgtmp=11111111;colrtmp=00000000;whenothers=rowtmp=11111111;colgtmp=00000000;colrtmp=00000000;endcase;endif;row=rowtmp;colr=colrtmp;colg=colgtmp;endprocessp3;enda;(4)双色逐行出现点阵仿真波形图五、仿真波形分析(1)首先是单色逐行点亮的仿真波形，可以看出，每列接的都是高电平11111111，每行依次变化，由11111110变为01111111（由于管脚的位置接法，虽然0在最后一位出现，但是是第一行先亮），实现从上到下的依次点亮。(2)其次是双色逐行点亮的仿真波形，我做的是交替点亮过程，所北京邮电大学电子工程学院17以在下一行点亮的时候，上一行会熄灭，并且颜色会改变，从波形可以看出colr和colg不同时为11111111，而是一个为11111111时，一个为00000000，然后每行row依次改变。六、模块端口说明及连接图(1)单色逐行点亮点阵控制电路(2)双色逐行点亮点阵北京邮电大学电子工程学院18本次实验故障及问题分析1、在刚开始实验时，不懂得怎么命名文件，也不知道顶层设计名要与文件名一样，出现了在编译时