半导体物理版图设计

兰州交通大学集成电路版图设计题目集成电路版图设计学院电子与信息工程学院班级电子科学与技术1202班姓名汪逸钦学号201210706指导教师汪再兴2015年7月5日至7月12日共1周目录一实验目的二实验原理1.CMOS2.CMOS与非门三实验过程1.CMOS2.CMOS与非门四实验结果1.CMOS2.CMOS与非门五实验总结一、实验目的1、通过本次实验，熟悉L-EDIT软件的特点，并掌握使用L-EDIT软件的流程和设计方法。2、了解集成电路工艺的制作流程，简单集成器件的工艺步骤，集成器件区域的层次关系，与此同时进一步了解集成电路版图设计的λ准则以及各个图层的设计含义和设计规则。3、掌握数字电路的基本单元的CMOS的版图画法，并利用CMOS的版图设计简单的门电路，然后对其进行基本的DRC检查。4、利用CMOS版图，掌握基本与非门电路的设计。二、实验原理1.CMOS，全称ComplementaryMetalOxideSemiconductor，即互补金属氧化物半导体，是一种大规模应用于集成电路芯片制造的原料。采用CMOS技术可以将成对的金属氧化物半导体场效应晶体管（MOSFET）集成在一块硅片上。该技术通常用于生产RAM和交换应用系统，在计算机领域里通常指保存计算机基本启动信息（如日期、时间、启动设置等）的RAM芯片。CMOS由PMOS管和NMOS管共同构成，它的特点是低功耗。由于CMOS中一对MOS组成的门电路在瞬间要么PMOS导通、要么NMOS导通、要么都截至，比线性的三极管（BJT）效率要高得多，因此功耗很低。2.在图2.2所示电路中，uA、uB只要有一个为低电平0V，TN1、TN2中就总有一个截止，TP1、TP2中就总有一个导通，因此uY一定为高电平10V；只有当uA、uB同时为高电平10V时，TN1、TN2才会都导通，TP1、TP2才会都截止，uY才会为低电平0V。综上所述，可得如表2.2所示电平关系表。如果用A、B、Y分别表示uA、uB、uY，且采用正逻辑，则可得如表2.2所示真值表。由表2.2可得Y=A•B。可见图3.23（a）所示电路实现了与非运算，是与非门电路。图2.2表2.2与非门逻辑真值表三、实验过程1.COMS①PMOS的设计：按照NWell层、PSelect层、Active层、Ploy层、Mental1层、Activecontact层的流程编辑PMOS组件。其中，NWell层宽为24个格点、高为15个格点，PSelect层宽为18个格点、高为10个格点，Active层宽为14个格点、高为5个格点，Ploy层宽为2个格点、高为20个格点，Mental1层宽为4个格点、高为4个格点，Activecontact层宽为2个格点、高为2个格点。在设计各个图层时，一定要配合设计规则检查（DRC），参照设计规则反复修改对象。这样才可以高效的设计出符合规则的版图。利用L-Edit观察截面的功能来观察该布局图设计出的组件的制作流程与结果，单击命令行上的Cross-Selection按钮打开GenerateCross-Section对话框，在Processdefinitionfile文本框中输入..\Samples\SPR\example1\lights.xst文件，之后单击Pick按钮，在编辑画面选则要观察的位置，单击OK即可。PMOS组件的编辑结果以及截面观察图如图所示。②NMOS的设计：按照NSelect层、Active层、Ploy层、Mental1层、Activecontact层的流程编辑NMOS组件。其中，NSelect层宽为18个格点、高为9个格点，Active层宽为14个格点、高为5个格点，Ploy层宽为2个格点、高为9个格点，Mental1层宽为4个格点、高为4个格点，Activecontact层宽为2个格点、高为2个格点。同样，利用L-Edit观察截面的功能来观察该布局图设计出的组件的制作流程与结果。NMOS组件的编辑结果及截面观察如图所示。③PMOS基板节点组件Basecontactp的设计：按照NWell层、NSelect层、Active层、Mental1层、Activecontact层的流程编辑PMOS基板节点组件。其中，NWell层宽为15个格点、高为15个格点，NSelect层宽为9个格点、高为9个格点，Active层宽为5个格点、高为5个格点，Mental1层宽为4个格点、高为4个格点，Activecontact层宽为2个格点、高为2个格点。利用L-Edit观察截面的功能来观察该布局图设计出的组件的制作流程与结果。结果如图所示。④NMOS基板接触点组件Basecontactn的设计：按照PSelect层、Active层、Mental1层、Activecontact层的流程编辑NMOS基板接触点组件。其中，PSelect层宽为9个格点、高为9个格点，Active层宽为5个格点、高为5个格点，Mental1层宽为4个格点、高为4个格点，Activecontact层宽为2个格点、高为2个格点。利用L-Edit观察截面的功能来观察该布局图设计出的组件的制作流程与结果。结果如图所示。⑤引用Basecontactn、Basecontactp、nmos、pmos组件，连接闸极Ploy和汲极Mental1，经DRC检查无错误。图连接闸极和汲极。⑥绘制电源线，标注Vdd和GND节点，连接电源与接触点，分别将PMOS的左接触点与Basecontactp组件的接触点用Mental1层和Vdd电源相接，及将NMOS的左接触点与Basecontactn组件接触点用Mental1层和GND电源相接。经DRC检查无错误。结果如图所示。⑦加入输入节点和输出节点：在编辑窗口的空白处按照Poly层、Mental1层、Mental2层、PolyContact层、Via层的顺序绘制、各个图层。其中，Poly层宽为5个格点、高为5个格点，Mental1层宽为9.5个格点、高为4个格点，Mental1层宽为5个格点、高为5个格点，Mental2层宽为5个格点、高为5个格点，PolyContact层宽为2个格点、高为2个格点，Via层宽为2个格点、高为2个格点。配合DRC检查无误后，可将此输入端口群组起来，即选中输入端口部分，再选择Draw-Group命令，在弹出的对话框的GroupCellname中输入名字如“portA”，即可与当前文件中新增加一个portA组件。按照Mental1层、Mental2层和Via层的顺序绘制个个图层，其中Mental1层、Mental2层宽高均为4个格点和Via层宽高均为2个格点。同样的方法将输出端口群组为端口OUT。组件版图如图所示。⑧加入输入输出端口后的最终的反相器版图及输入输出端口处的图层如图所示。2.CMOS与非门使用L-Edit绘制的CMOS与非门电路如图。各MOS管的设计过程如CMOS设计过程。由于反相器的pmos和nmos的闸极是连通的，故可以直接以Ploy图层将pmos与nmos的Ploy相连接，而且它们的汲极也是连通的，故可以用Mental1相连接。又由于反相器需要有Vdd和GND电源，所以需要绘制以Mental1来表示的电源线。为了便于电源的区分与表示，可以采用标注节点的方法将上下两个电源区别开来，即在命令工具条中单击插入节点按钮，再回到编辑窗口在电源部分拖曳选中，之后在弹出的对话框的Portname文本框中输入节点名称。为了使电源加载到反相器上，必须将电源和接触点连接。四、实验结果CMOSCMOS实现的与非门五、实验总结1.我觉的这次作业对我们来说是一个挑战，特别是L-Edit版图设计的应用。在我看来，这是一个相当专业的软件。对我们来说，使用它并不是很困难，但是要熟练掌握那是一件很不容易的事情。因为有关它的使用教程比较复杂，根据PPT的指示一一进行设计制作，虽然很麻烦步骤很多很辛苦，但很值得，因为只有拥有目标，才会拥有动力。2.在使用L-Edit软件的过程中碰到了很多问题，经常出现DRC检查出现ERROR的情况，大多数情况都是对于图层边界之间的的距离把握出现问题以及对于规则的不了解。之后参照PPT经过仔细的检查和修改之后才找到了问题所在并进行了纠正。3.利用CMOS工艺进行各种逻辑门的设计也让我学到了更多的知识，对电路原理也有了进一步的认识，使原本在书上很抽象的概念变得简单易懂。这些都是在书本上学不到的宝贵经验。4.虽然与非门电路简单，但是它的设计过程基本包含了所有数字集成电路的设计步骤，对更深入的集成电路设计起到了抛砖引玉的作用。通过分析可以看到集成电路的设计优化对集成电路的应用至关重要。