芯片封装原理及分类

qja结-空气热阻qja–最早也是最常用的标准之一–定义标准由文件JESD51-2给出–Ta=环境空气温度,取点为JEDEC组织定义的特定空箱中特定点(Still-AirTest)–芯片下印制板可为高传导能力的四层板(2S2P)或低传导能力的一层板之任一种(1S0P)PTTajjaqqjma结-移动空气热阻qjma–空气流速范围为0-1000LFM–定义标准由文件JESD51-6给出–Ta=空气温度，取点为风洞上流温度–印制板朝向为重大影响因素PTTajjmaqNqjc–从结点到封装外表面(壳)的热阻，外表面壳取点尽量靠近Die安装区域qjc结壳热阻jcjcTTPqDieSubstratePCBJunctionCaseqjb–从结点至印制板的热阻–定义标准由文件JESD51-8给出qjb结板热阻PTTbjjbq严格地讲，Theta-JB不仅仅反映了芯片的内热阻，同时也反映了部份环境热阻，如印制板。正因如些，Theta-JB相对于其它热阻而言，虽然JEDEC组织在99年就发布了它的热阻定义方式，但是芯片供应商采用较慢。部份传热路径严重不对称芯片，如TO-263目前尚无该热阻的定义标准•qjx试图采用简单的热阻表示复杂的芯片传热现象•芯片内部的热传现象非常复杂，无法使用热阻来完美表示；•热阻qjx无法用于准确预测芯片的温度，只能提供定性的热性能对比；•如需准确预测特定工况下芯片的温度，我们需要其它的方法qjx使用的局限性Convection/RadiationConvection/RadiationConductionConvectionConductionRadiationConductionJunctionXθjx芯片的详细模型建立所有芯片内部所有影响传热的结构Die硅或砷化镓材料，表面有发热集成电路通常为环氧树脂，厚为1-2milDieAttach铜制，用于加强传热或其它目地DieFlag/DiePadEncapsulant通常为环氧树脂材料金或铝制，数目等同于外面管脚数BondWiresSolderBalls通常材料为锡铅合金95Pb/5Sn或37Pb/63Sn.铜或铝42合金制LeadframesSubstrate通常由BT\FR4制成(塑料芯片)；或氧化铝制成(陶瓷芯片)热阻网络模型-DELPHI模型DEvelopmentofLibrariesofPHysicalmodelsforanIntegrateddesignenvironmentDELPHI项目：从1993年到1996年，由欧盟资助，Flomerics公司负责协调，AlcatelBell、AlcatelEspace、PhilipsCFT、ThomsonCSF、Flomerics、NMRC等公司合作，旨在开发芯片的简化热模型的精确表示方法。PROFIT项目：同样由欧盟资助，由Philips公司负责协调，Flomerics、Nokia、Infineon、Philips、ST、Micred、TIMA、等公司合作，旨在开发芯片热模型的快速建立方法。项目产生了一系列成果，如芯片的热阻网络模型DELPHI标准、JEDEC组织认证的唯一热模型库FLOPACK、芯片热应力分析工具Flo/stress等。PRedictionOFtemperaturegradientsInfluencingThequalityofelectronicproductsPROFIT项目DELPHI项目DELPHI模型生成原理建立详细模型标准实验验证误差估计在规定的Ｎ种边界条件下批处理进行详细模型计算封装参数(结构、材料参数)根据各种封装特点离散出各种热阻网络拓朴结构详细模型发布简化模型多种边界条件可以表示自然对流、强迫对流、散热器等多种环境根据各热阻节点的温度值优化得出具有最小误差的热阻值DELPHI项目组定义了99种边界条件；Flopack应用了44种或88种PBGA封装模型的建立•PBGA封装特点?–有机基片Organicsubstrate–使用焊球(Solderballs)作为二级互联•主要应用:ASIC’s,内存,图形显示,芯片组,通讯等.•PBGA封装优缺点?–I/O密度高；–基片材BT具有较好的电性能；–加工工艺类似PCB板，成本低廉–非气密封装,不适合于长时工作的芯片或军用芯片–Die与基片(Substrate)间的CTE不匹配–如功耗大于2W，则可能需要加强散热手段主要类型的PBGA封装Wire-BondedPBGA(Die-up)BTDielectricThermalViasSolderBalls(37Pb/63Sn)Epoxy-basedEncapsulantSiliconDieDieAttach&SolderMaskGoldBondWiresCuTracesPower&GroundPlanesBottomSpreaderDieFlagSignalVias最主流的PBGA封装，相对成熟的加工技术，可处理5W以上热耗。主要类型的PBGA封装Fine-PitchBGADieAttach&SolderMaskBondWiresSubstrateDie•由die-upPBGA变化而来–别名:FSBGA,ChipArrayTM–焊球间隙较小–可归类为Near-CSP–建模也较困难–焊球间隙典型值为1mm，0.8mm，0.65mm，0.5mm，0.4mm–经常缺少明显可见，比Die尺寸大的DiePad，因为Die大小与封装大小相近–基片(substrate)中每个信号过孔都必须单独建出；–在FLOPACK中，别名ChipArrayTM主要类型的PBGA封装SpreaderDieDieAttachStiffenerRingOrganicSubstratewithTracesEncapsulantSolderBallsBondWiresAdhesiveSignalViasDie-downPBGA1)最常见的Die-downPBGA芯片为Amkor公司的SuperBGATM,但是SuperBGA中无上图结构中的加强环(StiffenerRing)，2)Spreader(铜合金)可直接与散热器相连，良好的散热性能，可处理功耗8-10W3)如无加强环(StiffenerRing)，则塑料基片与Spreader直接相连。主要类型的PBGA封装Flip-ChipPBGA1)因电气性能良好，应用越来越广泛2)因布线考虑，很难在Die下方布热过孔，故信号过孔会对散热有较大影响3)基片(substrate)复杂，一般中间层为BT层，两边另附有其它层。DieFlip-ChipBumpsUnderfillCoreViasBuild-upMicroviasCoreBuild-up主要类型的PBGA封装Flip-ChipPBGA的散热加强手段MetalCapMetalLidLidAttach建模时需特别注意Cap/LidAttach的厚度与材质，因为该类芯片功耗一般较大，主要热阻的组成部分之一Attach即使有较小的误差，也会引起结温和热阻值Theta-JC估计较大的误差。MetalCap与Lid可能由铝与铜制•主要应用：高功耗处理器，军事用芯片•主要分为：1)Flip-Chip2)BondWireCBGA封装模型的建立主要类型的CBGA封装Solderballs(typically90Pb/10Sn)EpoxyencapsulantCeramicsubstrate(usuallyAlumina)SiliconDieDieattachTraces(TungstenorMolybdenum)Wire-BondedCBGA主要类型的CBGA封装Flip-ChipCBGADieUnderfill(typicallyepoxybased)Ceramicsubstrate(TypicallyAlumina)SolderBalls(typically90Pb/10Sn)Traces(TungstenorMolybdenum)Flip-chiplayerBare-DieMetalCapAdhesiveCaped•PlasticQuadFlatPack(thinversioncalledTQFP)•常用于逻辑芯片,ASIC芯片,显示芯片等•封装外管脚(Lead),表面贴装PlasticEncapsulantExternalleadframe(gull-wingleads)PQFP封装模型的建立PQFP封装模型的建立截面结构图EpoxyovermoldCu/Alloy42leadframeAubondwireCu/Alloy42tiebarsCu/Alloy42dieflag•PQFP封装优缺点?–成熟的封装类型，可采用传统的加工方法；–成本低廉；–适用于中低功耗且中等数目I/O(50-300)，–热阻高，不采用Heatslug等附加散热手段的条件下功耗很难突破2W–管脚间距难以做得过小(难于小于0.4mm)，相对于BGA封装I/O数目少．•无散热器时的主要散热路径–Thedieandthedieflag–Theleadframe–TheboardNPQFP封装模型的建立Thermalgrease注意：在Lead数目较多的情况下，Bondwires的传热份额可能高达15%，但是在热测试芯片中，由于Bondwires数目较少，忽略了这部分热量注意：一部分热量由芯片传至散热器上，又有可能重新传递回芯片上．•SmallOutlinePackage•LowprofileversionknownasThinSmallOutlinePackage(TSOP)•类似于PQFP,只是只有两边有管脚•广泛应用于内存芯片•常见的类型-常规-Lead-on-ChipSOP/TSOP封装模型的建立SOP/TSOP封装模型的建立•部分芯片建模时可将各边管脚统一建立；•管脚数较小应将各管脚单独建出.•fusedlead一定要单独建出•Tiebars一般可以忽略.BondWiresDieDieFlagLeadframe常规DieBondWiresEncapsulantInsulationLeadframeLead-on-ChipQFN封装模型的建立ThermalViasinPCBThermalLandinPCBDieDieAttachPadExposedPadLeads(Internal)SolderPCBMold•主要用于替换引脚数小于80的引线装芯片(主要是TSOPandTSSOP)•尺寸较小，同时相对于TSOP/TSSOP散热性能好•Theta-JA通常只有TSSOP芯片的一半左右•主要传热路径：DieDieAttachPadExposedPadPCB•次要传热路径：Lead(最好各个管脚单独建出)•PCB板下(ExposedPad下方)通常添加热过孔以加强散热CSP封装模型的建立•封装相对于Die尺寸不大于20%–主要应用于内存芯片，应用越来越广泛–尺寸小，同时由于信号传输距离短，电气性能好–种类超过40种•如封装尺寸相对于Die，大于20%但接近20%，则称为Near-CSPMicro-BGATM封装模型的建立•为早期的一种CSP设计•常用于闪存芯片•Traces排布于聚酰亚胺的tape层•Die与Tape之间有专用的Elastomer•采用引脚Lead将电信号由die传递至traces•焊球可较随意排布•Die可放在中心，也可以偏置•主要传热路径：Die--elastomer--solderballs--board•Lead传导热量较少,很多情况下可忽略•Elastomer导热能力差，为主要的散热瓶颈•焊球要求单独建出•Tape中Trace的传导较少,但是不能忽略•SolderBall也够成相对较小的热阻(相对于Elastomer)DieEncapsulantElastomerLeadsTape&TracesSolderBalls其它的CSP芯片•Fine-PitchBGA(ChipArrayTM,F