搜索
本科实验报告实验名称：数字系统设计与实验（软件部分）课程名称：QuartusII9.1软件的使用实验时间：任课教师：实验地点：4-342实验教师：实验类型：□原理验证□综合设计□自主创新学生姓名：学号/班级：组号：学院：信息与电子学院同组搭档：专业：信息工程成绩：实验一QuartusII9.1软件的使用实验目的：一、通过实现书上的例子，掌握QUARTUSII9.1软件的使用；二、编程实现3-8译码电路以掌握VHDL组合逻辑的设计以及QUARTUSII9.1软件的使用。；实验流程：1、认真阅读《数字系统自动化设计教程》一书中，从120页到131页的操作指南；2、将124页的程序，输入到QUARTUSII9.1的文本编辑环境中去；（注意：程序第11行signalqout:intergerrange0to16;应改为signalqout:std_logic_vector(3downto0);程序第21行elseif(qout=1001)then应改为elsif(qout=1001)then3、验证最后仿真的得到的波形图是否和图5-31时序仿真的波形图是否一致；功能仿真设置：时序仿真设置：4、根据三-八译码器真值表完成VHDL程序的设计并仿真。输入输出D2D1D0Q7Q6Q5Q4Q3Q2Q1Q00000000000100100000010010000001000110000100010000010000101001000001100100000011110000000表13-8译码器真值表三-八译码器功能仿真注意事项：因为需要考察电路输入的所有状态，因此需要输入分别有000、001、010、011、100、101、110、111八个状态，在仿真通道文件中选择d界面旁边的赋值选项此时高亮显示表示可用，选中C，在弹出的对话框中进行设置。关于7段译码器的说明：在实验1中使用了一个7段译码器，其由7个发光二极管构成，二极管的负极接到对应引脚，正极接高电平构成共阳极的7段数码管。如下如所示:显示0时，a,b,c,d,e,f管脚接低电平，g管脚接高电平点亮的二极管会显示数字0。如图所示：abcdefg波形输入按钮实验结果：下面分别是功能仿真和时序仿真的结果U4ABCDEFGCAVCC5V1234567VCC03-8译码器主程序：libraryieee;useieee.std_logic_1164.all;entitycouunt10isport(en:ininstd_logica:instd_logic_vector(2downto0);q:outbit_vector(7downto0));endentitycount10;architecturebehaofcount10issignalsina_in:std_logic_vector(2downto0);signalsina_out:std_logic_vector(7downto0);beginsina_in=aprocess(sina_in,en)beginif(en=’0’)thencasesina_iniswhen“000”=sina_out=”00000001”;when“001”=sina_out=”00000010”;when“010”=sina_out=”00000100”;when“011”=sina_out=”00001000”;when“100”=sina_out=”00010000”;when“101”=sina_out=”00100000”;when“110”=sina_out=”01000000”;when“111”=sina_out=”10000000”;whenothers=sina_out=”11111111”;endcaseelsesian_out=”ZZZZZZZZ”;endif;q=sian_outendprocess;endbeha;3-8译码器仿真结果：功能仿真