传输线端接

传输线端接源端端接指在尽量靠近源端的位置串联一个电阻RS以匹配信号源的阻抗，使源端反射系数为零，从而抑制从负载反射回来的信号再从源端反射回负载端。RS加上驱动源的输出阻抗ZS应等于传输线阻抗Zo，即Rs＝Zo-Zs串联电阻的值通常选择在15～75Ω，较多的选择为33Ω源端端接优点：每条线只需要一个端接电阻，无须直流电源相连接，因此不消耗过多的电能；当驱动高容性负载时可提供限流作用，这种限流作用可以帮助减小地弹噪声。缺点：由于串联电阻的分压作用，在走线路径中间，电压仅是源电压的一半，所以不能驱动分布式负载；由于在信号通路上串联了电阻，增加了RC时间常数，从而减缓了负载端信号的上升时间，因而不适合于高频信号通路（如高速时钟等）。需要注意的是，该串联电阻必须尽可能地靠近源驱动器的输出端，并且最好不要在PCB上使用过孔，因为过孔存在电容和电感。并联端接：并联端接也称DC并联端接，这种方式通过在接收器的输入端（即布线网络的末端）连接一个终端电阻RP（RP＝Zo）下拉到地或者上拉到直流电源来实现匹配，反射在负载端消除，如图所示终端端接优点：设计简单、易行缺点：消耗直流功率，在要求低功耗的便携式设备中无法使用。此外，这种上拉到电源可以提高驱动器的驱动能力，但会抬高信号的低电平；而下拉到地能提高电流的吸收能力，但会拉低信号的高电平。戴维宁端接：即分压器型端接，如图所示它采用上拉电阻Rp1和下拉电阻Rp2；构成端接电阻，通过Rp1和Rp2吸收反射。戴维宁终端等效阻抗为：2121PPPPPRRRRR此阻抗须等于传输线特性阻抗Zo以达到最佳匹配。戴维宁端接端接电阻Rpl和Rp2阻值的选取应重点考虑避免设置不合适的负载电压参考电平，该电平用于高、低逻辑变换点。Rp1／Rp2比值决定逻辑高和低驱动电流的相对比例。Rp1=Rp2时，对高、低逻辑的驱动要求相同；Rpl＜Rp2时，逻辑低对电流的要求比逻辑高大；Rp1＞Rp2时，逻辑高对电流的要求比逻辑低大。优点：·在整个网络上可与分布负载一起使用；·可完全吸收发送的波而消除反射；·当无信号驱动线路时，设置线路电压；·特别适用于总线使用。缺点：从电源Vcc到地总有一个直流电流存在，导致匹配电阻中有直流功耗，减小了噪声容限，除非驱动器可提供大的电流。戴维宁端接方式非常适合高速背板设计、长传输线，以及大负载的应用场合，通过两并联电阻将负载的电压级保持在最优的开关点附近，则驱动器可以用较小的功率来驱动总线。RC网络端接：又称交流负载端接，使用串联RC网络作为端接阻抗可消除网络末端反射，如图所示RC端接端接电阻Rp要等于传输线阻抗ZO，电容Cp的选择应保证RC网络的时间常数应大于传播延时的两倍，即“RpCp＞2TD”，通常使用0.1μF的多层陶瓷电容，对于具体设计，通过仿真来确定容值。优点：电容阻隔了直流通路而不会产生额外的直流功耗，同时允许高频能量通过而起到了低通滤波器的作用缺点：RC网络的时间常数会降低信号的速率。此外，附加电阻和电容占用板子空间，并增加成本。如图所示为二极管端接方式二极管端接：将一个二极管串接在传输线末端和电源VCC之间，另一个二极管串接在传输线末端和地之间。二极管端接通常使用肖特基二极管，因为肖特基二极管具有低的导通电压。与其他端接方式不同的是，二极管终端不是试图匹配传输线的特性阻抗以消除反射。当接收端电压过冲时，二极管开始工作以稳定电压（钳位于Ground-Vf和Vcc+Vf之间）虽然它可以预防过冲，但存在两个缺点：反射仍然存在于系统之中；对高速信号的反映较慢。为了获得这种技术的优点，可以配合前面的几种方法一起使用。总结：对于短的传输线，当最小数字脉冲宽度长于传输线的时间延迟（TD）时，源端端接是合乎要求的，因为它消除了驱动器电流部分并联接地的要求。对于长的传输线，当数字脉冲宽度小于传输线延迟时间（TD）时，负载终端是较好的。因为负载端的反射将反射回源头端，并干扰沿线传播的信号，反射必须在负载端消除。