基于FPGA的数字钟设计

基于FPGA的数字钟设计学院：电子信息工程学院专业：电子设计自动化班级：1班姓名：XXX学号：201210525XXX摘要伴随着集成电路技术的发展,电子设计自动化(EDA)技术逐渐成为数字电路设计的重要手段。基于FPGA的EDA技术的发展和应用领域的扩大与深入，使得EDA技术在电子信息，通信，自动控制，计算机等领域的重要性日益突出。本设计给出了一种基于FPGA的多功能数字钟方法，采用EDA作为开发工具，VHDL语言和图形输入为硬件描述语言，QuartusII作为运行程序的平台，编写的程序经过调试运行，波形仿真验证，下载到EDA实验箱的FPGA芯片，实现了设计目标。系统主芯片采用CycloneII系列EP2C35F672C8。采用自顶向下的设计思想，将系统分为五个模块:分频模块、计时模块、报时模块、显示模块、顶层模块。用VHDL语言实现各个功能模块,图形输入法生成顶层模块.最后用QuartusII软件进行功能仿真,验证数字钟设计的正确性。测试结果表明本设计实现了一个多功能的数字钟功能，具有时、分、秒计时显示功能，以24小时循环计时；具有校正小时和分钟的功能；以及清零，整点报时功能。关键词：EDA技术；FPGA；数字钟；VHDL语言；自顶向下AbstractAccompaniedbythedevelopmentofintegratedcircuittechnology,electronicdesignautomation(EDA)technologyisbecominganimportantmeansofdigitalcircuitdesign.FPGAEDAtechnologydevelopmentandexpansionofapplicationfieldsandin-depth,theimportanceofEDAtechnologyinthefieldofelectronicinformation,communication,automaticcontrol,computer,etc.havebecomeincreasinglyprominent.ThisdesigngivesaFPGA-basedmultifunctionaldigitalclockusingEDAasadevelopmenttool,VHDLlanguageandgraphicalinputhardwaredescriptionlanguage,theQuartusIIasaplatformforrunningtheprogram,writtenproceduresdebuggingandrunning,thewaveformsimulationdownloadedtotheFPGAchiptoachievethedesigngoals.ThemainsystemchipCycloneIIseriesEP2C35F672C8.Adoptedatopdwndesignideas,thesystemisdividedintofivemodules:frequencymodule,timingmodule,timermodule,displaymodule,thetop-levelmodule.WithVHDLvariousfunctionalmodules,graphicalinputmethodtogeneratethetop-levelmodule.LastQuartusIIundersimulation,toverifythecorrectnessofthedigitalclockdesign.Thetestresultsshowthatthedesignofamultifunctionaldigitalclock,withsecondstimedisplay,24-hourcycletiming;hasaschool,cleared,andthewholepointtimekeepingfunctions.Keywords:EDAtechnology;FPGA;VHDLlanguage;top-down;digitalclock目录1绪论............................................................................................................................41.1研究背景.........................................................................................................51.2研究目的.......................................................................................................61.3研究方法和内容...........................................................................................62本软件开发环境.........................................................................错误!未定义书签。2.1FPGA简介..................................................................错误!未定义书签。2.1.1FPGA概述......................................................错误!未定义书签。2.1.2FPGA基本结构...................................................................................7图2-1CLB基本结构........................................................................................82.1.3FPGA系统设计流程........................................................................82.1.4FPGA开发编程原理......................................................................102.2QuartusII设计平台....................................................................................112.2.1软件开发环境及基本流程..............................................................112.2.2软件的具体设计流程......................................................................123总体设计方案..............................................................................错误!未定义书签。3.1数字钟的硬件构成原理................................................错误!未定义书签。3.2软件设计的功能框图和流程框图...............................................................144软件设计与功能实现..............................................................................................164.1分频模块功能的软件设计与实现...............................................................164.2计时校时模块功能的软件设计与实现.......................................................164.3整点报时模块功能的软件设计与实现.......................................................174.4扫描译码显示模块功能的软件设计与实现...............................................174.5顶层模块功能的软件设计与实现...............................................................185系统功能调试及分析............................................................................................196结论及展望..............................................................................................................206.1结论...............................................................................................................206.2展望...............................................................................................................21参考文献......................................................................................................................21附录..............................................................................................................................22基于FPGA的数字钟设计1绪论现代社会的标志之一就是信息产品的广泛使用，而且是产品的性能越来越强，复杂程度越来越高，更新步伐越来越快。支撑信息电子产品高速发展的基础就是微电子制造工艺水平的提高和电子产品设计开发技术的发展。前者以微细加工技术为代表，而后者的代表就是电子设计自动化（electronicdesignautomatic,EDA）技术。ASIC是专用的系统集成电路，是一种带有逻辑处理的加速处理器。而FPGA是特殊的ASIC芯片，与其他的ASIC芯片相比，它具有设计开发周期短、设计制造成本低、开发工具先进、标准产品无需测试、质量稳定以及可实时在线检测等优点。本设计采用的VHDL语言是一种全方位的硬件描述语言，具有极强的描述能力，能支持系统行为级、寄存器传输级和逻辑门级三个不同层次的设计；支持结构、数据流、行为三种描述形式的混合描述、覆盖面广、抽象能力强，因此在实际应用中越来越广泛。数字化的钟表给人们带来了极大的方便。近些年，随着科技的发展和社会的进步，人们对数字钟的要求也越来越高，传统的时钟已不能满足人们的需求。多功能数字