数电习题(含答案)

一、选择题1．一位十六进制数可以用C位二进制数来表示。A.１B.２C.４D.162．十进制数25用8421BCD码表示为B。A.10101B.00100101C.100101D.101013．以下表达式中符合逻辑运算法则的是D。A.C·C=C2B.1+1=10C.01D.A+1=14.当逻辑函数有n个变量时，共有D个变量取值组合？A.nB.2nC.n2D.2n5.F=AB+BD+CDE+AD=A。A.DBAB.DBA)(C.))((DBDAD.))((DBDA6.逻辑函数F=)(BAA=A。A.BB.AC.BAD.BA7．A+BC=C。A.A+BB.A+CC.（A+B）（A+C）D.B+C8．在何种输入情况下，“与非”运算的结果是逻辑0。DA．全部输入是0B.任一输入是0C.仅一输入是0D.全部输入是19．在何种输入情况下，“或非”运算的结果是逻辑0。BCDA．全部输入是0B.全部输入是1C.任一输入为0，其他输入为1D.任一输入为110.N个触发器可以构成能寄存B位二进制数码的寄存器。A.N-1B.NC.N+1D.2N11．一个触发器可记录一位二进制代码，它有C个稳态。A.0B.1C.2D.312．存储8位二进制信息要D个触发器。A.2B.3C.4D.813．对于T触发器，若原态Qn=1，欲使新态Qn+1=1，应使输入T=A。A.0B.1C.QD.Q14．对于D触发器，欲使Qn+1=Qn，应使输入D=C。A.0B.1C.QD.Q15．对于JK触发器，若J=K，则可完成C触发器的逻辑功能。A.RSB.DC.TD.Tˊ16．为实现将JK触发器转换为D触发器，应使A。A.J=D,K=DB.K=D,J=DC.J=K=DD.J=K=D17.边沿式D触发器是一种C稳态电路。A.无B.单C.双D.多18.多谐振荡器可产生B。A.正弦波B.矩形脉冲C.三角波D.锯齿波19.石英晶体多谐振荡器的突出是优点C。A.速度高B.电路简单C.振荡频率稳定D.输出波形边沿陡峭20．用555定时器组成施密特触发器，当输入控制端CO外接10V电压时，回差电压为B。A.3.33VB.5VC.6.66VD.10V21．若在编码器中有50个编码对象，则要求输出二进制代码位数为B位。A.5B.6C.10D.5022.一个16选一的数据选择器，其地址输入（选择控制输入）端有C个。A.1B.2C.4D.1623．函数CBABCAF，当变量的取值为ACD时，将出现冒险现象。A.B=C=1B.B=C=0C.A=1，C=0D.A=0，B=024．四选一数据选择器的数据输出Y与数据输入Xi和地址码Ai之间的逻辑表达式为Y=A。A.3XAAXAAXAAXAA01201101001B.001XAAC.101XAAD.3XAA0125.一个8选一数据选择器的数据输入端有E个。A.1B.2C.3D.4E.826．在下列逻辑电路中，不是组合逻辑电路的有D。A.译码器B.编码器C.全加器D.寄存器27．八路数据分配器，其地址输入端有C个。A.1B.2C.3D.4E.828．用四选一数据选择器实现函数Y=0101AAAA，应使A。A.D0=D2=0，D1=D3=1B.D0=D2=1，D1=D3=0C.D0=D1=0，D2=D3=1D.D0=D1=1，D2=D3=029．同步计数器和异步计数器比较，同步计数器的显著优点是A。A.工作速度高B.触发器利用率高C.电路简单D.不受时钟CP控制。30．把一个五进制计数器与一个四进制计数器串联可得到D进制计数器。A.4B.5C.9D.2031．下列逻辑电路中为时序逻辑电路的是C。A.变量译码器B.加法器C.数码寄存器D.数据选择器32.N个触发器可以构成最大计数长度（进制数）为D的计数器。A.NB.2NC.N2D.2N33.N个触发器可以构成能寄存B位二进制数码的寄存器。A.N-1B.NC.N+1D.2N34．五个D触发器构成环形计数器，其计数长度为D。A.5B.10C.25D.3235．同步时序电路和异步时序电路比较，其差异在于后者B。A.没有触发器B.没有统一的时钟脉冲控制C.没有稳定状态D.输出只与内部状态有关36．一位8421BCD码计数器至少需要B个触发器。A.3B.4C.5D.1037.欲设计0，1，2，3，4，5，6，7这几个数的计数器，如果设计合理，采用同步二进制计数器，最少应使用B级触发器。A.2B.3C.4D.838．某电视机水平-垂直扫描发生器需要一个分频器将31500HZ的脉冲转换为60HZ的脉冲，欲构成此分频器至少需要C个触发器。A.10B.60C.525D.3150039．一个无符号4位权电阻DAC，最低位处的电阻为40KΩ，则最高位处电阻为B。A.4KΩB.5KΩC.10KΩD.20KΩ40．4位倒T型电阻网络DAC的电阻网络的电阻取值有B种。A.1B.2C.4D.841．为使采样输出信号不失真地代表输入模拟信号，采样频率fs和输入模拟信号的最高频率faxIm的关系是C。A.fs≥faxImB.fs≤faxImC.fs≥2faxImD.fs≤2faxIm42．将一个时间上连续变化的模拟量转换为时间上断续（离散）的模拟量的过程称为C。A.采样B.量化C.保持D.编码43．用二进制码表示指定离散电平的过程称为D。A.采样B.量化C.保持D.编码44．将幅值上、时间上离散的阶梯电平统一归并到最邻近的指定电平的过程称为B。A.采样B.量化C.保持D.编码45．以下四种转换器，A是A/D转换器且转换速度最高。A.并联比较型B.逐次逼近型C.双积分型D.施密特触发器二、判断题（正确打√，错误的打×）1．逻辑变量的取值，１比０大。（×）。2．异或函数与同或函数在逻辑上互为反函数。（√）。3．若两个函数具有相同的真值表，则两个逻辑函数必然相等。（√）。4．因为逻辑表达式A+B+AB=A+B成立，所以AB=0成立。（×）5．若两个函数具有不同的真值表，则两个逻辑函数必然不相等。（√）6.若两个函数具有不同的逻辑函数式，则两个逻辑函数必然不相等。（×）7．逻辑函数两次求反则还原，逻辑函数的对偶式再作对偶变换也还原为它本身。（√）8．逻辑函数Y=AB+AB+BC+BC已是最简与或表达式。（×）9．因为逻辑表达式AB+AB+AB=A+B+AB成立，所以AB+AB=A+B成立。（×）10．对逻辑函数Y=AB+AB+BC+BC利用代入规则，令A=BC代入，得Y=BCB+BCB+BC+BC=BC+BC成立。（√）11．TTL与非门的多余输入端可以接固定高电平。（√）12．当TTL与非门的输入端悬空时相当于输入为逻辑1。（√）13．普通的逻辑门电路的输出端不可以并联在一起，否则可能会损坏器件。（√）14．CMOS或非门与TTL或非门的逻辑功能完全相同。（√）15．三态门的三种状态分别为：高电平、低电平、不高不低的电压。（×）16．一般TTL门电路的输出端可以直接相连，实现线与。（×）17．CMOSOD门（漏极开路门）的输出端可以直接相连，实现线与。（√）18．TTLOC门（集电极开路门）的输出端可以直接相连，实现线与。（√）19.D触发器的特性方程为Qn+1=D，与Qn无关，所以它没有记忆功能。（×）20.RS触发器的约束条件RS=0表示不允许出现R=S=1的输入。（√）21.同步触发器存在空翻现象，而边沿触发器和主从触发器克服了空翻。（√）22.由两个TTL或非门构成的基本RS触发器，当R=S=0时，触发器的状态为不定。（×）23.对边沿JK触发器，在CP为高电平期间，当J=K=1时，状态会翻转一次。（×）24.优先编码器的编码信号是相互排斥的，不允许多个编码信号同时有效。（×）25.编码与译码是互逆的过程。（√）26.二进制译码器相当于是一个最小项发生器，便于实现组合逻辑电路。（√）27.共阴接法发光二极管数码显示器需选用有效输出为高电平的七段显示译码器来驱动。（√）28.数据选择器和数据分配器的功能正好相反，互为逆过程。（√）29.用数据选择器可实现时序逻辑电路。（×）30.组合逻辑电路中产生竞争冒险的主要原因是输入信号受到尖峰干扰。（×）31．同步时序电路由组合电路和存储器两部分组成。（√）32．组合电路不含有记忆功能的器件。（√）33．时序电路不含有记忆功能的器件。（×）34．同步时序电路具有统一的时钟CP控制。（×）35．异步时序电路的各级触发器类型不同。（×）36．计数器的模是指对输入的计数脉冲的个数。（×）37．D触发器的特征方程Qn+1=D，而与Qn无关，所以，D触发器不是时序电路。（×）38．在同步时序电路的设计中，若最简状态表中的状态数为2N，而又是用N级触发器来实现其电路，则不需检查电路的自启动性。（√）39．把一个5进制计数器与一个10进制计数器串联可得到15进制计数器。（×）40．同步二进制计数器的电路比异步二进制计数器复杂，所以实际应用中较少使用同步二进制计数器。（×）41．利用反馈归零法获得N进制计数器时，若为异步置零方式，则状态SN只是短暂的过渡状态，不能稳定而是立刻变为0状态。（×）42.数字电路中用“1”和“0”分别表示两种状态,二者无大小之分。（√）43．格雷码具有任何相邻码只有一位码元不同的特性。（√）44．在时间和幅度上都断续变化的信号是数字信号，语音信号不是数字信号。（√）45．十进制数（9）10比十六进制数（9）16小。（×）46.施密特触发器可用于将三角波变换成正弦波。（×）47.施密特触发器有两个稳态。（√）48.多谐振荡器的输出信号的周期与阻容元件的参数成正比。（√）49.石英晶体多谐振荡器的振荡频率与电路中的R、C成正比。（×）50.单稳态触发器的暂稳态时间与输入触发脉冲宽度成正比。（×）51.单稳态触发器的暂稳态维持时间用tW表示，与电路中RC成正比。（√）52.采用不可重触发单稳态触发器时，若在触发器进入暂稳态期间再次受到触发，输出脉宽可在此前暂稳态时间的基础上再展宽tW。（×）三、填空题1.数字信号的特点是在时间上和数值（幅度）上都是断续变化的，其高电平和低电平常用1和0来表示。2.分析数字电路的主要工具是逻辑代数，数字电路又称作逻辑电路。3.在数字电路中，常用的计数制除十进制外，还有二进制、八进制、十六进制。4.(01111000)8421BCD=（01001110）2=(116)8=(78)10=(4E)165.最基本的逻辑关系有与、或、非三种。常用的几种导出的逻辑运算为与、或、非、与非、或非。6.逻辑函数的常用表示方法有真值表、逻辑图、逻辑函数式、卡诺图。7.逻辑代数中与普通代数相似的定律有交换律、结合律、分配律。摩根定律又称为反演定律。8.逻辑代数的三个重要规则是带入规则、反演规则、对偶规则。9．逻辑函数F=A+B+CD的反函数F=DBACBA。10．添加项公式AB+AC+BC=AB+AC的对偶式为ACBABCACBA。11．逻辑函数F=ABCD+A+B+C+D=1。12．逻辑函数F=ABBABABA=0。13．集电极开路门的英文缩写为OC门，工作时必须外接电源和负载。14.OC门称为集电极开路门，多个OC门输出端并联到一起可实现线与功能。15．TTL与非门电压传输特性曲线分为饱和区、转折区、线性区、截止区。16.触发器有两个稳态，存储8位二进制信息要八个触发器。17．一个基本RS触发器在正常工作时，它的约束条件是R+S=1，则它不允许输入S=0且R=0的信号。18．触发器有两个互补的输出端Q、Q，定义触发器的1状态为01QQ，，0状态为10QQ，，可见触发器的状态指的是Q端的状态。19．一个基本RS触发器在正常工作时，不允许输入R=S=1的信号，因此它的约束条件是RS=0。20．在一个CP脉冲作用下，引起触发器两次或多次翻转的现象称为触发器的空翻，触发方式为边沿式或主从式的触发器不会出现这种现象。21.描述触发器的逻辑功能的方法有特征方程、真值表、逻辑表达式、波形图和文字说明。22．半导体数码显示器的内部