搜索
智能化发射机采集模块的研究与设计安徽广播电视传输总台三十头发射台袁涛袁传国关键词：单片机FPGAA/DFLASHVHDL随着广播电视技术数字化、全固态化、信息化、智能化的发展以及广播电视体制改革的推进，各个台站都在做自动化控制。我台经过几年来的自动化控制研究实验，以及了解其它兄弟台站自动化情况，在发射机采集模块方面都存在着不能满足用户真正的无人值班的要求，为此我台通过对发射机工作原理精通的情况下研究出一套真正适合发射机自动化控制的采集模块，彻底能够解决了无人值班的难题；能够在网上听到发射机时时发射的节目。分析原因：常见的采集模块存在缺点，传输速度达不到要求，只是形式上能把发射机数据上传，实际上不能及时反映出机器时时状态，另一大实际问题是不能时时传输节目信号。不能辨别播什么节目，目前大多数形式上安装了自动控制系统，实际上是形式上的摆设，既浪费资金来维护，又需要额外的人力。与实际上我们所想达到的有人留守无人值班效果还差的很远。智能化采集模块的设计思路是：对发射机的分析，发射机的状态量较多，电压值也有好多，社会上的一些做自动化的公司没有真正了解发射机的工作原理，在设计采集模块时只知道把发射机上的状态量、模拟量利用单片机时时采集上传数据，这样发射机一多，很难达到时时传输真正的发射机状态数据。例如发射机瞬间故障电压过高将功率或瞬时雷击降功率，而一般的采集模块就无法扑捉瞬间的故障原因，更重要的是不能时时传输发射机所发射的是什么节目内容。作为发射机的维护者都知道，发射机本身有一套检测保护系统，我们可以以目前最流行的中波发射机DX系列为例：它对机器故障有七类故障处理，并且从上之下有优先等级，一旦机器出现故障时是根据不同的故障等级处理发射机。如一类故障关机，二类故障降功率等等，根据故障类型等级来处理发射机状态。我们研发的这种智能化采集模块也就采用这种故障优先等级来设计的，这就大大降低了采集模块的任务，提高了整体传输速率。例如：在机器正常工作是，机器上面很多状态指示都是正常的，作为采集模块就没有必要时时去采集上传状态数据，因为机器正常播出，肯定指示状态正常。反过来想如果机器状体不正常，那么机器肯定不会正常播出。这样我们设计时把机器采集状体分为三个优先等级来处理。第一，机器在正常事，采集模块主要时时采集发射机播出的节目并时时上传到上微机，这样在上微机就可以时时能够监听到每部发射机在播什么节目、功率多大、调幅度如何、频率是多少。这是一级优先采集。第二，若发射机瞬间过流或雷击，发射机瞬间降功率，这时发射机状态有所变化，这时采集模块收到状态变化信号，通过CPLD逻辑判断送一中断信号送至单片机，单片机收到中断信号后向上微机发送请求上传数据，而不是等到上微机发送查询信号时才发送采集数据。这也就是所谓的智能化，发射机在有故障时主动向上微机发送数据。这种采集模块与常见所谓自动化采集模块最本质的区别。通过这种能给判断什么时候发送数据，正常时发送什么数据，去除了数据中的冗余。这样大大提高了采集模块的传输效率。而我们设计的这套智能化采集模块就解决了以上的问题，真正做到时时采集监控的目的。如下是智能化发射机采集模块方框图：原理说明：硬件采用高集成度、高速可编程门阵列CPLD（复杂可编程逻辑器件），可实现快速，制造工艺简单、结构简单、抗干扰能力强、成本低、智能化程度高等显著优势，具有很好的市场前景和竞争力，常见的采集模块通常以单片机为核心，如果既要求采集量大又要求传输速度快，由于单片机受本身时钟频率和指令运算限制，因此速度较慢，无法满足高速、高精度测量要求。所以一般单片机无法满足系统要求。我们设计采用了单片机与CPLD相接合的控制结构方式。这样也减轻了单片机的负担，提高了系统的响应速度，实时性更强。该设计还有另外一个优点，系统升级方便，可以实现在线修改。系统软件设计流程为：单片机初始化、CPLD初始化、单片机发出启动脉冲，来启动CPLD。基于CPLD的数字信号处理电路电路采用MCU＋CPLD结构设计，CPLD负责数据逻辑与预处理工作，以及时时把发射机状态参数循环存入闪存。单片机通过接口电路与外界实现数据交换。状态量经过滤波和整形等预处理电路后，得到供数字电路处理的逻辑信号，再送入CPLD进行处理，CPLD负责逻辑判断，并时时向FLASH闪存送入数据，采取先存先出原则，只要发射机出现异态，根据机器故障逻辑优先等级向单片机发送数据，并且把闪存里的数据通过单片机发送给上微机。单片机收到CPLD的中断信号后，中断对发射机发射的语音信号暂时中断采集。这样能够保证高速、高效的传输所想要的数据。单片机系统软件设计采用KeilC51编写。由于单片机能够完成大量运算，且包含浮点数据处理。因此，并采用KeilC51便于运行。并采用KeilC51自带的软件仿真器对所编写的程序进行仿真。CPLD芯片选用Altera公司的MAX7000S系列器件EPM7128SLC84，它有128个逻辑宏单元，逻辑门数为2500门，在MAX+PLUSII软件环境下，采用VHDL（硬件描述语言）编程和原理图输入相结合的方法进行设计。设计输入完成后，进行整体的编译和逻辑仿真，然后进行转换、布局、布线、延时仿真生成配置文件，最后以4引脚的JTAG接口方式通过下载电缆对CPLD进行在线编程(ISP)，完成结构功能配置，实现其硬件功能，制成专用芯片。为了避免器件内的设计被他人复制和取出，可通过对MAX7128S内部的一个保密位编程，对设计进行加密。当对器件重新编程时，保密位连同其它的编程数据均能擦除和重写。EPM7128SLC84在数字电路设计中取得了很好的应用效果，实现了硬件设计软件化，使用可编程逻辑器件技术避免了复杂的PCB布线，带来不仅在成本、开发周期、可靠性等方面的优势，而且大大增强了硬件模块的柔性，通过编程来很方便地修改硬件电路结构，功耗也大大降低。但在使用CPLD器件时也发现了一些问题，如EPM7128SLC84对信号毛刺很敏感，因此，对信号的前置处理和电路设计提出了更高要求。维护方便，保密性和稳定性都很好。总结：本系统设计经系统测试，测试数据符合要求。整体布局具有简单、实用、可靠性高、成本低等特点。更大的优点是采用CPLD器件，各个管脚可以在线定义，逻辑可以根据实际场合来设定，而且可编程器件体积小，不仅电路美观，而且修改程序时灵活方便。