搜索
《计算机组成原理》测试试题库参考答案一、填空题1、电子模拟计算机，电子数字计算机2、软件3、[X]补=1.0011。4、__00.0**___或__11.1**___5、__字节__。6、_读写存储器和只读存储器7、__二___8、__指令的操作码__9、___状态___和__控制信息___10、__相容__11、算术运算和逻辑运算12、__中断处理优先级__13、___调用___14、[X]原=_1.001101__，[X]补=_1.110011_。15、___加法器__16、__地址__和___控制__17、_01.***__或_10.***_18、_操作码___和__地址码__19、___同步___和__异步___20、__并行___接口和__串行___接口两大类。21、___FIFO___和___LRU__22、16，16i23、1010124、[X]补=11110101。25、动态RAM26、主存读/写周期27、局部性原理28、25629、系统30、溢出标志位（V）31、控制存储器、微指令寄存器和地址转移逻辑32、微指令33、系统内部各大部件34、解决CPU和主存之间的速度匹配问题35、光盘存储器36、中断允许、中断屏蔽37、快速性、准确性、通用性、和逻辑性38、数据和程序39、__1946_40、网络化计算机系统、分布式计算机系统和智能化计算机系统等方向发展__。41、_自动化程度_42、_存储器、运算器、控制器、_输入设备和输出设备__43、_运算器和控制器_44、_机器数的二进制位数__。45、_运算器和控制器_46、__指挥、协调机器个部分工作47、主存储器和外存储器48、_指一台计算机上的程序不加任何修改可在另一台计算机上正确运行的特性__49、__字长、主频、存储容量、兼容性、数据传送速率__50、__机器语言_51、__汇编语言__52、__一种符号语言_53、__变程容易、修改调试方便_54、__能直接被机器识别_55、_速度快、价格高__56、__灵活性好、但速度较慢_57、__指令系统___58、__计算机系统的某功能可以由硬件也可以由软件实现，在逻辑功能上是等价的59、860、可显示字符和控制字符二、单项选择题1—5BDBAC6—10BADAB11—15ADCBB16—20CBADC21—25DCDCC26—30ACCBA31—35BDACD36—40DCACA41—45CCCCA46—50CBCBD三、判断题（对的打“√”，错的打“×”）1、×2、√3、×4、×5、√6、×7、×8、×9、√10、×11、×12、×13、×14、√15、×16、×17、√18、×19、√20、×21、×22、×23、√24、×25、√26、×27、×28、√29、×30、√四、名词解释1、存储程序的工作方式答：将计算机需进行的工作事先编写成程序，存入计算机中，运行程序时计算机自动进行工作。2、高速缓冲存储器答：介于CPU与主存之间，速度较快、容量较小、价格较贵的存储器，引入CACHE的目的是提高存储系统的速度。3、相对寻址答：目的地址由程序计数器PC加上相对量来产生4、磁盘数据传输率答：单位时间内传输二进制形式信息的数量。它是磁盘存储器的一个重要性能指标。5、程序中断的工作方式答：在CPU运行主程序时，接受到非预期的中断请求，CPU暂停现行工作转向为中断请求服务，待服务完毕后回到住程序继续执行6、系统总线答：连接机器内部各大部件的信息公共通道7、微程序答：用于解释机器指令的若干条微指令的有序集合。8、虚拟机答：一定的硬件和一定的软件组成的有机整体。9、溢出答：处理后数据信息超过了机器数所能表示的范围。10、基数答：各数位允许选用的数码个数。或：各数位允许选用的最大数码值加1（不乘位权）。或：产生进位的该位数码值（不乘位权）。11、总线答：是构成计算机系统的互联机构，是多个系统功能部件之间进行数据传送的公共通路12、水平型微指令答：一次能定义并执行多个并行操作微命令的微指令。13、DMA方式答：直接内存访问，是一种完全由硬件执行I/O交换的工作方式。在这种方式中，DMA控制器从CPU完全接管对总线的控制，数据交换不经过CPU，而直接在内存和I/O设备之间进行。14、存取时间答：从启动一次存储操作到完成该操作所经历的时间。15、寻址方式：答：形成操作数或指令地址的方式，通常分为两类，即指令寻址方式和数据寻址方式；16、存储周期答：指连续启动两次读操作所需间隔的最小时间。通常，存储周期略大于存取时间；五、简答题1、说你认为计算机系统中的硬件和软件在逻辑功能等价吗？为什么?答：软件与硬件的逻辑功能是等效的，但性能不相同。2、与原码,反码相比补码有何特点？答：零的形式是唯一的；符号位可以与数值位一起直接参加运算。3、什么是磁表面存储器？它主要有哪些性能指标？答：在金属或塑料的基体上涂敷上一层薄薄的磁性材料，磁头与磁介之间相对运动，磁生电，电生磁。4、什么是指令周期？指令周期主要与哪些因素有关？答：指令周期是取出一条指令并把这条指令执行完毕所需的时间。它与指令的长度、存储字的带宽、访存的次数、操作的复杂程度等有关。5、什么是运算器？它的主要由哪几个功能部件组成？答：运算器是进行算术逻辑运算的部件。它主要由加法器、通用寄存器、标志寄存器等部件组成。6、与RAM相比ROM有何特点？答：ROM掉电后信息不会丢失，但其中的信息只能读不能随便写。7、照冯·诺曼设计思想设计的计算机主要由哪些部件组成？答：运算器、控制器、存储器、输入设备和输出设备。8、与程序中断控制方式相比DMA控制方式有何特点？答：速度快。响应快、优先级高、处理快、无须现场保护和现场的恢复。但是应用范围没有程序中断控制方式广。9、为什么采用并行进位能提高加法器的运算速度？答：进位位由输入信号直接产生，而不是逐位传送。10、同种类的外设部设备接入计算机系统时，应解决哪些主要问题？答：数据格式、地址译码、控制信息的组织和状态信息的反馈。11、采用总线结构的计算机系统中，主存与外部设备的编址方法有哪几种？各有什么特点？答：独立编址和混合编址。独立编址的优点是：I/O指令短，执行速度快。混合编址的优点是：I/O操作丰富。12、在浮点数中，阶码的正负和尾数的正负各代表什么含意？对实际数值的正负与大小有何影响？答：①阶码为正，表示将尾数扩大。②阶码为负，表示将尾数缩小。③尾数的正负代表浮点数的正负。13、SRAM依靠什么存储信息？DRAM依靠什么存储信息？何为存“0”？何为存“1答：①SRAM依靠双稳态电路（内部交叉反馈）存储信息，其中一种稳态为0，另一种稳态则为1。②DRAM依靠电容暂存电荷存储信息，充电至高电平为1，放电至低电平为0。14、微程序控制器如何产生微指令？微指令、微程序与机器指令之间的对应关系如何？答：①微程序控制器是从控制存储器中读取微指令，从而产生微指令。②一条微指令包含的微指令控制实现一步（一个时钟周期）操作，若干条微指令组成的一段微程序解释执行一条机器指令，整个微程序实现指令系统功能。15、何谓存储总线？何谓I/O总线？各有何特点？答：①存储总线是连接CPU和主存储器之间的专用总线，速度高。②I/O总线是连接主机（CPU、M）与I/O设备之间的总线，可扩展性好。16、请比较说明中断方式与DMA方式的异同（产生方式、处理方式、应用场合等方面）。答：①相同点：二者都由随机请求引起。②不同点：中断方式通过执行处理程序进行处理，DMA方式直接依靠硬件实现数据直传。中断方式可处理复杂事件、控制中低速I/O操作，DMA方式适于简单的、高速的数据批量传送。17、中断接口一般包含哪些基本组成？简要说明它们的作用。答：①地址译码。选取接口中有关寄存器，也就是选择了I/O设备；②命令字/状态字寄存器。供CPU输出控制命令，调回接口与设备的状态信息；③数据缓存。提供数据缓冲，实现速度匹配；④控制逻辑。如中断控制逻辑、与设备特性相关的控制逻辑等。18、存储器芯片中采用地址复用技术有什么优点？答：要增加一存储器芯片的容量时，其所需的地址线也要随之增加，如果采用地址复用技术，将把地址分批送入芯片。这样可以保证不增加芯片的地址引脚，从而保证芯片的外部封装不变。19、试述浮点数规格化的目的、方法。答：浮点数的规格化是使浮点数尾数的最高数值位为有效数位。当尾数用补码表示时，符号位与小数位后的第1位不相等则为已规格化数据，否则是非规格化数据。通过规格化，可以保证运算数据的精度。通常采用向左规格化，即尾数每左移一位，阶码减一，直至规格化完成。20、计算机存储系统分哪几个层次？每一层次主要采用什么存储介质？其存储容量和存取速度的相对关系如何？答：存储系统层次：Cache—主存—辅存或寄存器组—Cache—主存—辅存。相应的存储介质为：寄存器——电路；Cache——SRAM；主存——DRAM；辅存——磁表面存储。对应的容量由小到大，速度由高到低。六、计算题（要求写出主要计算步骤及结果。）1、【答案】10.111101有溢出2、【答案】Ｘ∧Ｙ＝00010010，Ｘ∨Ｙ＝101111113、【答案】-11004、【答案】（X+Y）补=01.1001有正溢出5、【答案】（X-Y）补=10.1001有负溢出6、【答案】（X*Y）补=1.11110001七、综合题1、【答案】(1)该存储器能存储2K字节信息。（2）如果存储器由1K×1位RAM芯片组成.需要16片。（3）需要地址2位作为芯片选择。（4）（图略）2、【答案】(1)ROM：64K，RAM：192K(2)数据线有16根，地址线有18根。(3)需ROM2片，需RAM3片。(4)（图略）3、【答案】：整个存储器的地址空间分布如上图所示：地址空间分三组，每组员8K*8位，其中8K*8位的ROM一片，8K*4位的RAM四片。由此可得存储器组成方案要点如下。（1）组内地址用A12—A0；（2）小组译码使用2：4译码器；（3）RAM1和RAM2各用两片8K*4位的芯片位并联相连接，其中一片组成高4位，另一片组成低4位；（4）用MREQ信号作为2：4译码器的使能控制端，当该信号有效时，译码器工作；（5）CPU的R/W信号与RAM的WE端进行连接。当R/W=1时，存储器执行读操作，当R/W=0时，存储器执行写操作。ROM只读不写。4、【答案】（1）假设判别测试字段中每一位为一个判别标志，那么由于有4个转移条件，故该字段为4位，（如采用字段译码只需3位），下地址字段为9位，因为控制容量为512单元，微命令字段是（48–4-9）=35位。（2）对应上述微指令格式的微程序控制器逻辑框图B1.2如下：其中微地址寄存器对应下地址字段，P字段即为判别测试字段，控制字段即为微命令子段，后两部分组成微指令寄存器。地址转移逻辑的输入是指令寄存器OP码，各状态条件以及判别测试字段所给的判别标志（某一位为1），其输出修改微地址寄存器的适当位数，从而实现微程序的分支转移。