pnp型SiGeHBT的制备研究

pnp型SiGeHBT的制备研究王喜媛1，张鹤鸣1，刘道广2，郑娥2，张静2，徐婉静2(1.西安电子科技大学微电子研究所陕西，西安710071；2.重庆固体电子研究所重点实验室，重庆400060）摘要：从pnp型Si/SiGeHBT的能带结构出发，阐述pnp型Si/SiGeHBT的放大原理，采用MBE方法生长Si/Si1-xGex合金材料，并对Si/Si1-xGex合金材料的物理特征和异质结特性进行表征，在重庆固体电子研究所工艺线上，研制出了pnp型Si/SiGeHBT器件。器件参数为：Vcb0＝9V，Vce0＝2.5V，Veb0＝5V，β＝10。关键词：pnp型SiGeHBT；禁带宽度Eg；Ge组分；能带中图分类号：TN304.2文献标识码：A文章编号：1003-353X(2003)03-0034-031引言1987年，美国Bell实验室、IBM公司、日本的NEC及瑞典的Linkoping大学，几乎同时报道了世界上首批利用SiGe合金材料作为基区的异质结双极型晶体管（HBT）的研究成果。由于化学汽相淀积生长SiGe材料的成功，Si/SiGeHBT器件得以迅速发展。德国的DaimlerBenz研究中心使用Si-MBE技术在Si衬底上生长出SiGe合金材料，一次性完成单晶型硅发射区和SiGe基区的生长，避免了形成多晶硅发射极时所必须的高温退火工艺,因此提高了基区中的锗组分；通过提高基区的硼掺杂浓度，降低了基区电阻，使得SiGeHBT器件在微波及毫米波段应用的优越性充分展现，已制造出截止频率为300GHz的npn型Si/SiGeHBT器件。SiGeHBT具有超高速、超高频、大功率、低噪声、低温高增益、与现有硅工艺兼容、易于集成等优点。目前，国际国内对于npn型Si/SiGeHBT器件及电路的研究非常多，然而在实际应用中，例如高速模拟电路和混合信号电路，互补双极技术[1]的性能远远优于单独的npn管。BiCMOS具有许多可喜的性能，能为日益增多的无线应用提供片上系统的解决方案。在模拟集成电路里pnp型晶体管有不可替代的作用，因而pnp型SiGeHBT的研究都是非常重要的。本文根据pnp型晶体管的放大原理和异质结的超高速，超高频的产生机理，以重庆固体电子研究所Si工艺条件为基础，开发出一套pnp型Si/SiGeHBT器件的制备工艺，并对分析实验结果进行了分析。2pnp型SiGeHBT的制备原理2.1pnp型SiGeHBT的结构原理异质结是两种不同材料之间形成的结。若这两种材料是半导体，则形成半导体异质结。例如，由半导体Ge和Si之间形成的异质结称为半导体异质结。pnp型晶体管的异质结原理类似于npn型晶体管，它的特点是在基区掺入Ge组分，通过减小能带宽度,从而使基区少子——空穴从发射区到基区跨越的势垒高度降低，提高了发射效率γ。因而，很大程度上提高了电流放大系数β。在满足一定的放大系数的前提下，基区可以重掺杂，并且可以做得较薄，这样，减少了载流子的基区渡越时间，大大提高了特征频率fT，这正是异质结在超高速，超高频器件中的优势所在。2.2Si/Si1-xGex合金材料的物理特性Si1-xGex合金的禁带宽度Eg与组分x有关，这种关系可通过光吸收实验分析，如图1所示[2]：曲线1是无应变SiGe合金的Eg(x)关系，该曲线表明Ge含量直到85%，SiGe合金的Eg变化不到0.2eV，仍然表现出Si的特性。曲线2和曲线3是对应有应变的情况（在Si衬底上生长的Si1-xGex膜即属于此）。其中曲线2是相应于轻空穴带的Eg(x)，曲线3是相应于重空穴带的Eg(x)。可用以下关系式表示后者（在＜100＞Si衬底上生长的合金）：Eg（x）=EgSi–0.74x(1)其中，Si的禁带宽度EgSi与温度T和高掺杂引起的禁带变窄△Eg有关：EgSi=E0–AT2/B+T-△Eg(2)而△Eg与掺杂浓度N的关系为：式（2）和（3）中，E0＝1.17eV，A=4.73×10-4eV，B=636K，V1=9mv，N0=1017cm-3，C=0.5，q是电子电荷。由图1可以看到，应变的存在将使禁带宽度减小。因此，可以通过改变x或应变来调节Eg，这在能带工程中具有重大意义。2.3Si/Si1-xGex异质结能带配置由于Si1-xGex赝晶的禁带宽度与组分x和应变大小有关，因此应变的Si1-xGex与各种衬底构成的异质结的能带配置有各种不同的情况。这主要决定于导带底的突变量ΔEC和价带顶的突变量ΔEV的大小（对突变异质结而言）。对赝晶Si1-xGex层与衬底Si1-yGey所构成的异质结，VandeWalle等人给出了估算ΔEV的关系为：ΔEV=(0.74－0.53y)x(4)图2示出了三种典型的异质结的能带配置情况[4]：（a）是赝晶Si1-xGex层生长在＜100＞单晶Si衬底上的异质结情况。（b）是赝晶Si1-xGex层生长在有应变的＜100＞Si1-yGey衬底上的异质结情况。（c）是Ge含量较大的Si1-xGex赝晶层生长在单晶Ge衬底上的异质结情况，这时实际上ΔEV和ΔEC均近似为0。由于在x≥0.6时，赝晶层的Eg已经小于单晶Ge的Eg，如图1中的曲线3所示。因此在适当的x值处，将得到无能带突变的异质结。Si/Si1-xGex异质结的能带配置和ΔEV，ΔEC的大小，可通过改变Si1-xGex赝晶层的x来加以调节，以满足各种器件研制的需要。2.3Si1-xGex异质结合金材料的制备分子束外延技术是制作异质结晶体管的关键技术，而制备应变n型基区SiGe材料更是其中的关键步骤。我们使用法国Riber公司的MBE设备，对n型材料的掺杂达到1019cm-3。众所周知，Ge和Si是一种可按任意组分混合的金刚石结构晶体，室温下Si1-xGex合金的晶格常数aSi1-xGex遵从Vegard规则：aSi1-xGex=aSi+x（aGe-aSi）（5）其中aGe和aSi分别是Si和Ge的晶格常数，室温下，aGe=54.3086nm。aSi=56.5748nm，其失配率f=（aGeSi-aSi）/aSi=（4.17x）%。制备Si1-xGex异质结，即把Si1-xGex合金膜生长在Si衬底上，或把Si合金膜生长在Si1-xGex上，由于合金膜与衬底的晶格常数不一致，结果可能有两种情况[3]（如图3所示）。图3（c）是得到无应变合金膜的情况，在界面上存在有棱位错。图3（b）是得到赝晶合金膜的情况，这时合金膜存在有应变，可改变多晶格应变来调节晶格常数的差异，该图的结果正是HBT器件所需要的。2.4pnp型SiGeHBT的制备工艺异质结HBT目前的器件结构有台面结构和平面结构两种。考虑到平面结构对光刻精度的要求高，因而增加工艺的复杂性，本实验采用双台面结构。台面结构是通过选择性刻蚀，去除基区接触处的Si发射区，从而引出基区。这种结构的优点是它的非本征参数很小，频率性能优良，缺点是表面钝化存在难题，使得其难于集成。在工作站上利用Avant!公司的Medici软件对器件结构进行模拟，根据重庆固体电子研究所的现有Si生产工艺条件下，提出以下纵向参数设计，如图4所示。2.5pnp型SiGeHBT的工艺流程异质结SiGe器件的研制工艺不同于Si工艺，其重要区别在于SiGe材料在高温工艺过程中其特性要发生变化，特别是应变特性。对此，工艺上采用PECVD（等离子增强化学气相淀积），离子注入等低温工艺手段以避免损伤SiGe材料。同时，把埋层扩散、穿透扩散，隔离扩散等高温工艺在MBE工艺之前完成。根据台面结构的特点，采用了如下工艺流程：衬底片→低硼扩散→氧化→光刻（穿透）→高硼注入→漂SiO2→MBE（n型SiGe）→PESiO2→光刻（集电区）→RIE→漂SiO2→PESiO2→光刻（基区）→RIE→测试→漂SiO2→PESiO2→光刻（发射区）→溅射TiW/AlCu→光刻（铝引线）→测试。制备了以下8块光刻掩膜版，1.光刻穿透区；2.光刻p＋注入区；3.光刻集电区；4.光刻基区；5.光刻发射区；6.光刻引线孔；7.光刻引线；8.光刻钝化层。3pnp型SiGeHBT的测试按照工序进行pnp型SiGeHBT的流片实验，图5是从其中一个片子中抽样的pnp型SiGeHBT的I-V曲线图，通过利用晶体管测试仪得到的的电流电压特性曲线，推算出该管的β大约为4～10，与工作站上对该结构的模拟值β约为32～40相比，结果是可以接受的。经分析，误差产生的原因有以下几点：在利用MBE进行外延生长时，对SiGe材料的n型掺杂，目前仍是国内外公认的难题；基区很薄，只有50nm左右，在做RIE（反应离子刻蚀）时，很容易穿透基区，导致晶体管放大特性受到影响；晶体管测试仪的探针和引线孔的接触如果不好，同样影响对晶体管放大系数的测量。