quartus的modesim仿真过程

1.撰写testbench激励文件：单击Quartus中的菜单‘Processing’-‘start’-‘StartTestBenchTemplateWriter’，如图一所示，自动生成激励模板（*.vt）。打开该模板，并填写完整，保存，编译。Testbench常用语：clk=notclkafter10ns;processbeginwaitfor10ns;clk='1';waitfor10ns;clk='0';endprocess;en='0'after0ns,'1'after50ns,'0'after850ns,'1'after900ns;2.Modelsim和Quartus的连接。单击Quartus中的菜单‘Tools’-‘options’，如图二所示。随后出现图三所示的窗口，点击左边菜单树下的‘EdaToolOptions’，再将原先modelsim的启动路径拷贝到‘Modelsim’的空白处，或单击右侧的‘。。。’选择启动路径。最后点击Ok，连接生效。图二图三3.设置编译信息。单击Quartus中的菜单‘Assignment’-‘Settings’，如图四所示。随后进入图五所示的Settings界面，点击左侧菜单树‘EDAToolSettings’下的‘Simulation’，右边的窗口出现Simulation界面，并进行如图五的设置。其中点中‘Compiletestbench’左边的圈圈后，再点击右侧的按钮‘TestBenches。。。’进入图六所示的界面，点击右上按钮‘New’进入图七所示的‘NewTestBenchSettings’界面，填入相关信息：激励文件名（1），激励文件实体名（2），激励文件中的例化名（3），最大仿真时间（4），和激励文件的具体路劲（5）。单击ok生效设置。图四图五图六图七4.自动仿真。（不需提前打开软件Modesim）单击Quartus中的菜单‘Tools’-‘RunSimulationTool’-‘RTLSimulation’，如图八所示。过后Modelsim会自行启动，而且自动编译也会开始执行。如无错误，Modelsim的界面会成功显示出波形结果，如图九所示。图八图九5.如需继续调试设计，需先在Modelsim中按图十所示结束该次仿真。图十6.在quartus中修改*.vhd或*.vt后保存Modelsim中会出现图十一的窗口，单击‘Reload‘图十一7.重编译修改文件。展开Modelsim中‘Library’子窗口下的设计库‘work’，右击修改文件，选中‘Recompile’重编译一次。图十二8.再次启动仿真。如图十三启动仿真。进入图十四界面，选中仿真激励文件，单击ok。图十三图十四9.添加仿真信号。将出现在子窗口‘Object’的仿真信号按图十五的方式添加到‘wave’子窗口。在子窗口‘Wave’如图十六所示设置仿真长度（1），单击按钮（2），即可显示波形（3）。图十五图十六10.重复5-9直至得到满意仿真结果。