SDRAM原理及应用.

SDRAM原理及应用主要内容一．存储器分类二．SDRAM分类及特点★三．SDRAM结构及接口★四．SDRAM操作与时序★五．内存的新特性与发展趋势重点内容一、存储器分类存储器分类1/3随机存储器(RAM)和只读存储器(ROM)半导体存储器分类存储器分类2/3DRAM的特点1、随机存取当存储器中的消息被读写时，所需时间与这段信息所在的位置无关。相对的，读取或写入顺序访问（SequentialAccess）存储设备中的信息时，所需时间与位置就会有关系（如磁带）。2、易失性当电源关闭时RAM不能保留数据。如需保存数据，就必须把它们写入一个长期存储设备中（如Flash）。RAM和ROM的最大区别在于RAM在断电后所保存的数据会自动消失，而ROM不会。3、需要刷新动态随机存取存储器依赖内部存储区的电容器存储数据。电容未充电代表0，充满电代表1。由于电容器或多或少有漏电的情形，若不作特别处理，数据会渐渐随时间消失。刷新是指定期读取电容器的状态，然后按照原来的状态重新为电容器充电，弥补流失的电荷。需要不断刷新正好解释了随机存取存储器的易失性。存储器分类3/3二、SDRAM分类及特点SDRAM的分类1、SDRSDRAMSingleDateRateSynchronousDynamicRandomAccessMemorySDRAM分类及特点1/62、DDRSDRAMDoubleDateRateSDRAM3、DDR2SDRAM4、DDR3SDRAM……分类SDRSDRAMDDRSDRAMDDR2SDRAMDDR3SDRAM基本特性核心频率(MHz)66--166100--200100--200100--250时钟频率(MHz)66--166100--200200--400400--1000数据传输率(Mbps)66--166200--400400--800800--2000预取设计1bit2bit4bit8bit突发长度1/2/4/8/fullpage2/4/84/88CL值2/32/2.5/33/4/5/65/6/7/8/9Bank数量2/42/44/88/16电气特性工作电压3.3V2.5V/2.6V1.8V1.5V封装TSOPII-54TSOPII-54/66FBGA60/68/84FBGA78/96生产工艺(nm)90/110/150沿用SDRAM生产体系，70/80/9053/65/70/9045/50/65容量标准(Byte)2M-32M8M-128M32M-512M64M-1GSDRAM分类及特点2/6分类SDRSDRAMDDRSDRAMDDR2SDRAMDDR3SDRAM新功能及优缺点新增特性差分时钟，DQSODT、OCD、AL、POSTEDCAS异步重置Reset优点制造工艺简单，TSOP封装焊接拆卸方便，成品率高数据传输率有所提高，生产设备简单数据传输率高，更好的电气性能与散热性，体积小，功耗低，无需上拉终结电阻，成本相对较低工作频率进一步提高，功耗和发热量更小，容量更大缺点速度低、焊盘与PCB接触面积小，散热差、高频阻抗和寄生电容影响其稳定性和频率提升容量受限，高频时稳定性和散热性，需要大量终结电阻CL延迟增加，成品率较低价格较高SDRAM分类及特点3/6关于频率和预取核心时钟频率：SDRAM内部核心的工作频率。外部时钟频率：经时钟引脚从外部提供给SDRAM的时钟。数据传输频率：实际数据的传输频率。SDRAM分类及特点4/6DRAM有两个时钟，一个是内部时钟，一个是外部时钟。在SDRAM与DDR1时代，这两个时钟频率是相同的，但在DDR2内存中，内部时钟变成了外部时钟的一半。以DDR2400为例说明，数据传输频率为400MHz（对于每个数据引脚，则是400Mbps/pin），外部时钟频率为200MHz，内部时钟频率为100MHz。因为内部一次传输的数据就可供外部接口传输4次，虽然以DDR方式传输，但数据传输频率的基准——外部时钟频率仍要是内部时钟的两倍才行。SDRAM分类及特点5/6关于频率和预取那什么是4bit数据读预取呢？先从内存基本工作步骤说起：从系统接收读取命令→寻址→预读数据→保存在内存单元队列→传输到内存I/O缓存→传输到CPU系统处理。DDR内存采用200MHz的核心频率，通过两条路线同步传输到I/O缓存，实现400M的是实际频率。DDR2采用100M的核心频率，通过四条传输路线同步传输至I/O缓存，同样实现400M的实际频率。正是因为DDR2可以预取4bit数据，所以可以采用四路传输，而由于DDR只能预读2bit数据，则只能采用200M的两条传输线路实现400M。这样，DDR2就完全实现了在不降低总频率的情况下，将核心频率降低到100M，从而能够实现更小散热量，更低电压要求。而预读取则是指对于即将执行的数据，采用预先读取待用的技术，在需要时既可快速进入处理环节，这样减少了数据查找、等待、排队的时间。SDRAM分类及特点6/64bit预取三、SDRAM结构及接口SDRSDRAM的结构框图SDRAM结构及接口1/7SDRSDRAM容量计算RowAddress：A0~A11ColumnAddress：A0-A8Bank=4DataWidth=16bitCapacity=4kx512x4bankx16bit=128MbitSDRAM结构及接口2/7SDRAM结构及接口3/7•内存基本单元•所有的DRAM基本单位都是由一个晶体管和一个电容器组成电容器的状态决定了这个DRAM单位的逻辑状态是1还是0；电容器不能持久的保持储存的电荷，所以内存需要不断定时进行周期性的刷新，才能保持暂存的数据。SDRAM结构及接口4/7•MemoryBank基本结构一个Bank由内存阵列、传感放大器、行解码器和列解码器组成。传感放大器用来放大从基本单元读出或写入内容时的电荷。行列解码器用来定位由CPU指定的操作地址。SDRAM结构及接口5/7每个DRAM基本单元代表一个“位”（也就是一个bit），并且有一个由列地址和行地址定义的唯一地址。8bit组成一个字节，字节是内存中最小的可寻址单元。DRAM基本单元不能被单独寻址,否则现在的内存将会更加复杂，而且也没有必要。很多DRAM基本单元连接到同一个列线和同一个行线，组成了一个矩阵结构，这个矩阵结构就是一个Bank。大部分的SDRAM芯片由4个Bank组成。DDRSDRAM的结构框图SDRAM结构及接口6/7DDRSDRAM接口定义VDD、VDDQ：电源供电CLK、/CLK:差分时钟CKE:时钟使能/CS：片选信号BA0-BA1:块选择（决定哪个块进行读、写、刷新、预充电等操作）/RAS：行地址选取/CAS：列地址选取A0-A11:地址DQ0-DQ15:双向数据DQS:数据选通信号，控制I/Obuffer，数据真正的同步信号/WE：读/写信号，高电平为读命令，低电平为写命令DM、/DM：数据标志位，标示当前数据是否为有效数据SDRAM结构及接口7/7四、SDRAM操作与时序SDRSDRAM上电及初始化过程SDRAM操作与时序1/14SDRSDRAM上电及初始化过程1、VDD（供输入buffer和逻辑电路）和VDDQ（供输出buffer）上电，此期间CKE保持低电平2、开始时钟并使CKE置高3、电源、时钟都稳定后，再等待200uS4、发出预充电命令（PALL）5、接着发出多个（8个以上）刷新命令（REF）6、发出模式寄存器设置命令（MRS）,初始化模式寄存器（DDR2中还有EMRS，进行ODT,OCD等功能的设置和调整）。SDRAM操作与时序2/14状态描述Idle：空闲状态，是所有命令开始时的状态。Rowactive：行地址有效，选定了操作对象的行地址和BANK地址，打开一个页面。Precharge：预充电，对当前行操作结束后要开始对一个新的行进行操作，必须要先进行预充电操作。预充电后自动回到空闲状态。Readandwrite：对操作对象执行相应的读、写操作，操作完后自动回到行地址有效状态。Readandwritewithautoprecharge：对操作对象执行相应的读、写操作，操作完后自动进行预充电状态。SDRAM操作与时序3/14SDRSDRAM典型读操作SDRAM操作与时序4/14突发（Burst）是指在同一行中相邻的存储单元连续进行数据传输的方式，连续传输的存储单元数量就是突发长度。只要指定起始列地址与突发长度，内存就会依次自动对后面相应数量的存储单元进行读/写操作而不再需要控制器连续地提供列地址。BL越长，对连续的大数据量传输就越有好处，但是对零散的数据，BL太长反而会造成总线周期的浪费。但对于DDR而言，由于采用了预取技术，突发长度不再指所连续寻址的存储单元数量，而是指连续的传输周期数。突发长度（BL）时序参数解释SDRAM操作与时序5/14行有效至行预充电时间（ActivetoPrechargeDelay）。时序参数解释指RAS至CAS延迟。RAS(数据请求后首先被激发)和CAS(RAS完成后被激发)并不是连续的，存在着延迟。tRCD:tRAS:tRPRASPrechargeTime，行预充电时间。也就是内存从结束一个行访问到重新开始的间隔时间。内存存取数据所需的延迟时间，简单说就是内存接到CPU指令后的反应速度。作为衡量内存品质的重要指标，CL延迟越小越好。CL（CASLatency）SDRAM操作与时序6/14SDRSDRAM典型写操作SDRAM操作与时序7/14SDRSDRAMDQM读操作SDRAM操作与时序8/14SDRSDRAMDQM写操作SDRAM操作与时序9/14DDRSDRAM典型读操作SDRAM操作与时序10/14•差分时钟是DDR的一个必要设计，但/CK的作用，并不能理解为第二个触发时钟，而是起到触发时钟校准的作用。•由于数据是在CK的上下沿触发，造成传输周期缩短了一半，因此必须要保证传输周期的稳定以确保数据的正确传输，这就要求CK的上下沿间距要有精确的控制。但因为温度、电阻性能的改变等原因，CK上下沿间距可能发生变化，此时与其反相的/CK就起到纠正的作用，CK上升快下降慢，/CK则是上升慢下降快。SDRAM操作与时序11/14SDR的数据传输只与时钟上升沿同步，因此对于时钟的占空比变化不关心；而DDR采用上升沿与下降沿同步，如果仍然采用单路时钟信号的话，很难精确控制数据的传输时间，因此采用差分时钟信号，可以抑制噪声及其他因素影响，并提高时钟速率。SDRAM操作与时序12/14数据选取脉冲（DQS）是DDR中的重要功能，它主要用来在一个时钟周期内准确区分出每个传输周期，并便于接收方准确接收数据。它实质上是数据真正的同步信号。SDRAM操作与时序13/14DDRSDRAM典型写操作SDRAM操作与时序14/14五、内存的新特性与发展趋势所谓终结，就是让信号在电路的终端被吸收掉，从而不会在电路上形成反射，引起噪声，破坏信号完整性。在DDR时代，为了防止数据线终端反射信号，需要在主板上加大量的终结电阻，不仅增加了主板的制造成本，而且使PCB的布线变得复杂。另一方面，不同的内存对终结电路的要求也不完全一样，终结电阻的大小决定了数据线的信号比和反射率，因此主板上的固定终结电阻并不能很好的匹配各种内存模组，还会在一定程度上影响信号品质。DDR2可以根据自己的特点内建合适的可调终结电阻，这样可以保证最佳的信号波形。因此ODT至少为DDR2带来两个好处，一是去掉了主板上的终结电阻降低成本、同时PCB板的设计更加容易；二是终结电阻可以和内存的“特性”相符，使其处于最佳状态。ODT（on-dietermination，片内终结器）DDR2的新特性内存的新特性与发展趋势1/11内存的新特性与发展趋势2/11内存的新特性与发展趋势3/11OCD（Off-ChipDriver，片外驱动调校）DDR2通过OCD可以提高信号的完整性。DDR2通过调整内部输出驱动的阻抗值来调整电压，从而平衡输出信号的上拉/下拉电