搜索
Spartan6系列之器件引脚功能详述由技术编辑于星期四,09/25/2014-14:48发表1.Spartan-6系列封装概述Spartan-6系列具有低成本、省空间的封装形式，能使用户引脚密度最大化。所有Spartan-6LX器件之间的引脚分配是兼容的，所有Spartan-6LXT器件之间的引脚分配是兼容的，但是Spartan-6LX和Spartan-6LXT器件之间的引脚分配是不兼容的。表格1Spartan-6系列FPGA封装2.Spartan-6系列引脚分配及功能详述Spartan-6系列有自己的专用引脚，这些引脚是不能作为SelectIO使用的，这些专用引脚包括：专用配置引脚，表格2所示，GTP高速串行收发器引脚，表格3所示表格2Spartan-6FPGA专用配置引脚注意：只有LX75,LX75T,LX100,LX100T,LX150,andLX150T器件才有VFS、VBATT、RFUSE引脚。表格3Spartan-6器件GTP通道数目注意：LX75T在FG(G)484和CS(G)484中封装4个GTP通道，而在FG(G)676中封装了8个GTP通道；LX100T在FG(G)484和CS(G)484中封装4个GTP通道，而在FG(G)676和FG(G)900中封装了8个GTP通道。如表4，每一种型号、每一种封装的器件的可用IO引脚数目不尽相同，例如对于LX4TQG144器件，它总共有引脚144个，其中可作为单端IO引脚使用的IO个数为102个，这102个单端引脚可作为51对差分IO使用，另外的32个引脚为电源或特殊功能如配置引脚。表格4Spartan6系列各型号封装可用的IO资源汇总表格5引脚功能详述引脚名方向描述UserI/OPinsIO_LXXY_#Input/OutputIO表示这是一个具有输入输出功能的引脚，XX表示该引脚在其Bank内的惟一标识，Y表示是差分引脚的P还是N引脚Multi-FunctionPinsIO_LXXY_ZZZ_#Zzz代表该引脚除IO功能之外的其他功能，DnInput/Output(duringreadback)在SelectMAP/BPI模式中，D0—D15是用于配置操作的数据引脚，在从SelectMAP的回读阶段，当RDWR_B为低电平时，Dn为输出引脚，在配置过程结束后，该引脚可作为通用IO口使用D0_DIN_MISO_MISO1Input在Bit-serial模式中，DIN是惟一的数据输入引脚；在SPI模式中，MISO是主输入从输出引脚；在SPIx2orx4模式中，MISO1是SPI总线的第二根数据线；D1_MISO2,D2_MISO3Input在SelectMAP/BPI模式中，D1、D2是配置数据线的低2bit；在SPIx4模式中，MISO2和MISO3是SPI总线的数据线的高2bitAnOutput在BPI模式中A0—A25是输出地址线，配置完成后，它们可作为普通IO使用AWAKEOutput挂起模式中的状态输出引脚，如果没有使能挂起模式，该引脚可作为普通IO引脚MOSI_CSI_B_MISO0Input/在SPI配置模式中的主输出从输入引Output脚；在SelectMAP模式中，CSI_B是低有效的Flash片选信号；在SPIx2orx4模式中，这是最低数据线FCS_BOutput在BPI模式中，BPIflash的片选信号FOE_BOutput在BPI模式中，BPIflash的输出使能FWE_BOutput在BPI模式中，BPIflash写使能LDCOutput在BPI模式中，在配置阶段LDC保持低电平HDCOutput在BPI模式中，在配置阶段HDC保持低电平CSO_BOutput在SelectMAP/BPI模式中，菊花链片选信号；在SPI模式中，是SPIFlash的片选信号；IRDY1/2,TRDY1/2Output使用PCI的IPCore时，它们作为IRDY和TRDY信号DOUT_BUSYOutput在SelectMAP模式中，BUSY表示设备状态；在Bit-serial模式中，DOUT输出数据给菊花链下游的设备RDWR_B_VREFInput在SelectMAP模式中，RDWR_B是低有效的写使能信号；配置完成后，可当做普通IO使用HSWAPENInput当是低电平时，在配置之前将所有IO上拉INIT_BBidirectional(open-drain)低电平表示配置存储器是空的；当被拉低时，配置将被延时；如果在配置过程中变低，表示在配置过程中出现了错误；当配置结束后，这个引脚表示POST_CRC错误；SCPnInputSCP0-SCP7是挂起控制引脚CMPMOSI,CMPMISO,CMPCLKN/A保留为将来使用，可用作普通IOM0,M1Input配置模式，M0=0表示并行配置模式，M0=1表示串行配置模式；M1=0表示主模式，M1=1表示从模式CCLKInput/Output配置时钟，主模式下是输出时钟，从模式下是输入时钟USERCCLKInput主模式下可选的的用户输入配置时钟GCLKInput全局时钟引脚，它们可当做普通IO使用VREF_#N/A参考门限时钟引脚，当不用时可作为普通IO使用Multi-FunctionMemoryControllerPinsM#DQnInput/Output#Bank的存储控制器数据线M#LDQSInput/Output#Bank的存储控制器数据使能引脚M#LDQSNInput/Output#Bank的存储控制器数据使能引脚NM#UDQSInput/Output#Bank的存储控制器高位数据使能M#UDQSNInput/Output#Bank的存储控制器高位数据使能NM#AnOutput#Bank的存储控制器地址线A[0:14]M#BAnOutput#Bank的存储控制器块地址线BA[0:2]M#LDMOutput#Bank的存储控制器低数据屏蔽M#UDMOutput#Bank的存储控制器高数据屏蔽M#CLKOutput#Bank的存储控制器时钟M#CLKNOutput#Bank的存储控制器时钟NM#CASNOutput#Bank的存储控制器列地址使能M#RASNOutput#Bank的存储控制器行地址使能M#ODTOutput#Bank的存储控制器终端电阻控制M#WEOutput#Bank的存储控制器写使能M#CKEOutput#Bank的存储控制器时钟使能M#RESETOutput#Bank的存储控制器复位DedicatedPinsDONE_2Input/Output带可选上拉电阻的双向信号，作为输出，它代表配置过程的完成；作为输入，拉低可用来延迟启动PROGRAM_B_2Input异步复位配置逻辑SUSPENDInput高电平使芯片进入挂起模式TCKInputJTAG边界扫描时钟TDIInputJTAG边界扫描数据输入TDOOutputJTAG边界扫描数据输出TMSInputJTAG边界扫描模式ReservedPinsNCN/A未连接引脚CMPCS_B_2Input保留引脚，不连接或接VCCO_2OtherPinsGNDN/A地VBATTN/A只存在于LX75,LX75T,LX100,LX100T,LX150和LX150T芯片，解码关键存储器备用电源；若不使用关键存储器，则可将之连接VCCAUX、GND或者直接不连接VCCAUXN/A辅助电路的供电电源VCCINTN/A内部核逻辑资源VCCO_#N/A#Bank的输出驱动器供电电源VFSInput只存在于LX75,LX75T,LX100,LX100T,LX150,和LX150T芯片；解码器keyEFUSE编程过程使用的供电电源，若不使用关键熔丝，则将该引脚连接到VCCAUX、GND或者直接不连接RFUSEInput只存在于LX75,LX75T,LX100,LX100T,LX150和LX150T；用于编程的解码器keyEFUSE电阻，如果不编程或者不使用keyEFUSE，则将该引脚连接到VCCAUX、GND或者直接不连接3.Spartan-6系列GTPTransceiver引脚引脚名方向描述GTPTransceiverPinsMGTAVCCN/A收发器混合电路供电电源MGTAVTTTX,MGTAVTTRXN/ATX、RX电路供电电源MGTAVTTRCALN/A电阻校准电路供电电源MGTAVCCPLL0MGTAVCCPLL1N/APLL供电电源MGTREFCLK0/1PInput正极参考时钟MGTREFCLK0/1NInput负极参考时钟MGTRREFInput内部校准电路的精密参考电阻MGTRXP[0:1]Input收发器接收端正极MGTRXN[0:1]Input收发器接收端负极MGTTXP[0:1]Output收发器发送端正极MGTTXN[0:1]Output收发器发送端负极如表6所示，对LX25T，LX45T而言，只有一个GTPTransceiver通道，它的位置是X0Y0，所再Bank号为101；其他信号GTPTransceiver的解释类似。表格6GTPTransceiver所在Bank编号