Verilog语言设计增加延时的正确方法在设计仿真激励文件是,为了满足和外部芯片接口的时序要求,经常会用到延时赋值语句,由于不同的延时赋值语句在仿真过程中行为不同,会产生不同的激励输出,如果不认真区分不同表达式引起的差异,就可能产生错误的激励,无法保证仿真结果的正确,本文就是区分各种延时赋值语句的差异,并给出比较结果。1:阻塞式左延时赋值语句举例说明如下moduleadder_t1(co,sum,a,b,ci);outputco;output[3:0]sum;input[3:0]a,b;inputci;regco;reg[3:0]sum;always@(aorborci)#12{co,sum}=a+b+ci;endmodule分析:上面例子是希望在输入信号变化后12ns再更新输出结果,假设在15ns时a发生变化,在27ns时,结果将被更新,但是如果在15ns到24ns这一段时间,a,b,ci又发生了变化,在27ns时,结果将按照最新的a,b,ci进行计算并被更新,图示如下:0ns15ns21ns24ns15ns时触发10abcif0301sumco030127ns如果将程序修改成如下格式,仿真的结果不变。moduleadder_t7a(co,sum,a,b,ci);outputco;output[3:0]sum;input[3:0]a,b;inputci;regco;reg[3:0]sum;reg[4:0]tmp;always@(aorborci)begin#12tmp=a+b+ci;{co,sum}=tmp;endendmodule如果将程序做如下修改,moduleadder_t7b(co,sum,a,b,ci);outputco;output[3:0]sum;input[3:0]a,b;inputci;regco;reg[3:0]sum;reg[4:0]tmp;always@(aorborci)begintmp=a+b+ci;#12{co,sum}=tmp;endendmodule仿真的结果如下图所示:从15ns到27ns之间的变化被忽视。0ns15ns21ns24ns15ns时触发10abcif0301sumco010027ns结论:阻塞式赋值语句是一句一句执行的,一句没有执行完,下一句绝不会执行。正因为如此,在此例中在延时12个ns的时间里,不作任何处理,tmp值保持不变(2’b10),而且对敏感变量的变化不作反应。不要将延时放在阻塞式赋值语句的左侧,这是一种不好的代码设计方式。2:阻塞式右延时赋值语句看下面的例子:moduleadder_t6(co,sum,a,b,ci);outputco;output[3:0]sum;input[3:0]a,b;inputci;regco;reg[3:0]sum;always@(aorborci){co,sum}=#12a+b+ci;endmodule它的仿真结果同adder_t7b。0ns15ns21ns24ns15ns时触发10abcif0301sumco010027ns下面两个例子的仿真结果和相同adder_t6moduleadder_t11a(co,sum,a,b,ci);outputco;output[3:0]sum;input[3:0]a,b;inputci;regco;reg[3:0]sum;reg[4:0]tmp;always@(aorborci)begintmp=#12a+b+ci;{co,sum}=tmp;endendmodulemoduleadder_t11b(co,sum,a,b,ci);outputco;output[3:0]sum;input[3:0]a,b;inputci;regco;reg[3:0]sum;reg[4:0]tmp;always@(aorborci)begintmp=a+b+ci;{co,sum}=#12tmp;endendmodule结论:不要将延时放在阻塞式赋值语句的右侧,这是一种不好的代码设计方式。3:非阻塞式左延时赋值语句看例子:moduleadder_t2(co,sum,a,b,ci);outputco;output[3:0]sum;input[3:0]a,b;inputci;regco;reg[3:0]sum;always@(aorborci)#12{co,sum}=a+b+ci;endmodule它的仿真结果同adder_t10ns15ns21ns24ns15ns时触发10abcif0301sumco030127ns结论:不要将延时放在非阻塞式赋值语句的左侧,这是一种不好的代码设计方式。4:非阻塞式右延时赋值语句看例子moduleadder_t3(co,sum,a,b,ci);outputco;output[3:0]sum;input[3:0]a,b;inputci;regco;reg[3:0]sum;always@(aorborci){co,sum}=#12a+b+ci;endmodule该例子的输出结果能随时跟踪输入信号的变化,仿真结果如下0ns15ns21ns24ns15ns时触发10abcif0301sumco010027ns2133ns336ns结论:使用非阻塞式右延时赋值语句可以,输出结果能够跟随输入的变化,建议使用5:非阻塞式右延时多重赋值语句看例子moduleadder_t9c(co,sum,a,b,ci);outputco;output[3:0]sum;input[3:0]a,b;inputci;regco;reg[3:0]sum;reg[4:0]tmp;always@(aorborciortmp)begintmp=#12a+b+ci;{co,sum}=tmp;endendmodule该例子的输出结果和adder_t3相同,但是一定要注意将tmp也要列入敏感变量列表中去。或者使用如下程序,也能得到和adder_t3相同的结果。moduleadder_t9d(co,sum,a,b,ci);outputco;output[3:0]sum;input[3:0]a,b;inputci;regco;reg[3:0]sum;reg[4:0]tmp;always@(aorborciortmp)begintmp=a+b+ci;{co,sum}=#12tmp;endendmodule结论:使用非阻塞式右延时多重赋值语句,一定要将内部定义的变量也写到敏感变量表中6:连续赋值语句看例子moduleadder_t4(co,sum,a,b,ci);outputco;output[3:0]sum;input[3:0]a,b;inputci;assign#12{co,sum}=a+b+ci;endmodulemoduleadder_t5(co,sum,a,b,ci);outputco;output[3:0]sum;input[3:0]a,b;inputci;assign{co,sum}=#12a+b+ci;endmodule该例子的输出结果和adder_t3相同,结论:使用连续性延时赋值语句,是一种良好的代码风格