VHDL语言与EDA技术课程考核项目设计报告模板

湖南人文科技学院信息学院VHDL语言与EDA技术课程考核项目设计报告设计题目：调频信号发生器专业：电子信息工程班级：2013级1班学生姓名:姚靖瑜何渡余建佳学号:134091121340911513409120指导教师:姚毅成绩评定项目权重成绩组长成员一成员二成员三1、项目设计质量0.52、项目设计答辩0.32、设计报告书写及图纸规范程度0.2总成绩摘要本文介绍一种利用EDA技术和VHDL语言，在QuartusⅡ环境下，设计的一种调频信号发生器。EDA技术是以大规模可编程逻辑器件为设计载体,以硬件描述语言为系统逻辑描述的主要表达方式，以计算机、大规模可编程逻辑器件的开发软件及实验开发系统为设计工具,通过有关开发软件,自动完成用软件的方式设计的电子系统到硬件系统实现,最终形成集成电子系统或专用集成芯片的一门新技术。介绍一种基于DDS原理,并采用FPGA芯片和VHDL开发语言设计的任意函数调频的任意波形信号发生器,给出了设计方案和在GW48CK型EDA集成电路开发系统上实现的实验结果。关键词:调频；信号发生器；DDS；FPGA；VHDL；QuartusⅡ目录前言............................................................................................................................................21、方案论证与对比..................................................................................................................21.1方案一...........................................................................................................................21.2方案二..........................................................................................................................21.3两种方案的对比..........................................................................................................32、工作原理及流程图..............................................................................................................32.1DDS基本原理..............................................................................................................52.2基本流程图...................................................................................................................73、单元电路设计......................................................................................................................33.1MATLAB设计..............................................................................................................53.2QuartusII设计................................................................................................................74、总体方案的设计..................................................................................错误!未定义书签。5、调试与操作说明..................................................................................错误!未定义书签。5.1功能仿真....................................................................................错误!未定义书签。5.2引脚锁定....................................................................................错误!未定义书签。5.3元器件及仪器设备明细表........................................................错误!未定义书签。5.4硬件的设计与实现......................................................................错误!未定义书签。6、课程设计总结与体会..........................................................................错误!未定义书签。7附录.........................................................................................................错误!未定义书签。附录1..................................................................................................错误!未定义书签。附录2..................................................................................................错误!未定义书签。附录3..................................................................................................错误!未定义书签。1调频信号发生器2前言1）能将FPGA内部产生的低频信号进行调制，也能选择外部输入的幅度小于4V的低频模拟信号进行调制2）输出信号的载波频率为100KHz。3）输出波形峰-峰值大于2V。1、方案论证与对比1.1方案一方案1：使用DDS芯片控制产生低频信号和高频载波信号，使ADC0509采样外部的低频信号。以单刀双掷开关选择内部或外部信号输入，在示波器上显示调制波形。原理图1如下：1.2方案二基于EDA技术,由软件MADLAB和DSPBuilder设计完成调频信号发生器模块的原理图。然后通过MADLAB中的SignaCompiler将模块转换成VHDL语言。再在QuartusII中编译、仿真、下载完成设计要求。原理图2如下:31.3两种方案的对比方案一由于DDS芯片产生的信号波形、功能和控制方式固定，不能满足具体需求；方案二则是基于硬件设计的语言，很容易对硬件电路实现编程下载。经比较我们选择了方案二。2、设计原理直接数字频率合成技术（DirectDigitalFrequencySyn2thesis，DDFS,简称DDS)是从相位概念出发直接合成所需波形的一种新的频率合成技术[1]。他在相对带宽、频率转换时间、相位连续性、正交输出、高分辨率以及集成化等一系列性能指标方面已远远超过了传统频率合成技术[4]。当累加器的N很大时,最低输出频率可达Hz,mHz,甚至µHz级,即DDS的最低合成频率接近于零频。如果fc为50MHz,那么当N为48位其分辨率可达179nHz。转换时间最快可达10ns的量级,这都是传统频率合成所不能比拟的。图3所示为正弦输出的DDS原理图。DDS频率合成原理相位累加器的输入为频率控制字∆phase。输出正弦波时,RAM中存有一个周期正弦波波形取样点幅度值的编码,取样点数为2N个。在外部时钟的控制下,每4来一个时钟,加法器将对被锁定的频率控制字∆phase与累加器输出的累积相位数据不断累加,输出的相位序列(即相位码)作为地址去寻址RAM,同时使RAM存储器将相应地址单元的离散的正弦幅度编码输出。该幅度码经过D/A变换后得到模拟的阶梯电压,再经过低通滤波器平滑后,得到所需的正弦信号。当累加器的累积相位数超过2N时,将该数减去2N作为初值再从头开始累加,如此不断循环。在正弦波输出时,设DDS的时钟频率为fclk,频率控制字为∆phase,相位累加器的位数为N,则DDS的输出频率为:fo=∆phase3fclk/2N(1)其中fclk/2N为频率分辨率,他由相位累加器的位数N决定。所以在DDS结构及参考时钟确定的前提下,通过控制∆phase就可以方便地控制输出频率fo基本流程图53、模块设计3.1MATLAB设计3.1.1顶层原理图设计顶层原理图设计顶层原理图设计顶层原理图设计其中元件AltBus3、ADDER1、Dly1和Bus4构成DDS1模块，产生调制波信号；AltBus2、ADDER4、Dly2和Bus5构成DDS2模块；Bus1、Bus2和input组成输入控制字；Bus6、ADDER6、Busconcatenation和inpunt1组成的是载波控制字；input3、input4和n_to_1multiplexer构成的是二选一控制器，input4端口输入的是内部信号，input1模块是加入的由tcl5510控制的外部高频信号。Output锁定的是FPGA的告诉DA转换器将模拟信号转化为数字信号。顶层原理图5如下；3.1.2Smulink模型仿真模型仿真模型仿真模型仿真在模型编辑窗口中选择Simulink下的Statr命令，开始仿真，等待仿真结束，双击SCOP模块，打开Scope窗口。调频信号发生器的仿真结束结果如图6所示：63.1.3Signalcompiler的使用的使用的使用的使用在Simulink中完成方正验证后，就需要将涉及转移到硬件上加以实现。这是整个DSPBuilder设计流程中最关键的一部，据此可以获得FPGA的VHDLRLT代码。a、分析当前的模型双击模型中的Signalcompiler模块，单机Analyze按钮后，Signalcompiler就会对模块进行分析，检验模型又没有错误。并在MATLAB主窗口弹出对话框，给出相关信心。若又错误存在，Signalcompiler就会停止分析过程。并把错误信息显示在MATLAB主窗口中；反之，在分析结束后打开Signalcompiler窗口。b、设置Signalcompile在Signalcompiler窗口中，显示三个部分：1)项目设置选项ProjectSettingOptions。2)硬件编译流程HardwareCompilation。3)信息框Message。Signalcompile的设置都集中在项目设置部分。在Device下拉列表中选择需要的器件系列，本实验选择Cyclone系