搜索
第一：基于HDL设计输入1.Error面板/Warnings面板(1)ErrorNavigationtoSource（错误导航到源代码）设计者可以从控制台、错误或者警告面板的综合错误或者警告信息导航到HDL文件出错的位置。为了这样做，选择错误或者警告信息，单击鼠标右键，出现浮动菜单，选择”GotoSource”选项。打开HDL源文件，光标移动到出错的那一行。(2)ErrorNavigationtoRecond（错误导航到记录）设计着可以从控制台、错误或者警告面板的综合错误或者警告信息导航到Xilinx网站的支持页面相关的回答记录。为了这样做，选择错误或者警告信息，单击鼠标右键，出先浮动菜单，选择GoroAnswerRecord选项。打开默认的Web浏览器，显示出可以应用到该条信息的所有回答记录。一、创建工程（1）打开ISE（2）在ISE主界面主菜单下选择File-NewProject…。如图1.1所示（3）单击next。（4）设置环境参量。二、添加设计文件1、添加计数器模块（1）如图所示，选中器件名字，点击鼠标右键，出现浮动菜单选择NewSource…。（2）选择文件。（3）配置引脚。（4）添加代码原代码：修改后：（一定要注意红线reg部分）（5）检查语法如图，在处理面板窗口中，选择并展开Synthesize-XST，用鼠标双击”CheckSynthtax”选项，正确则为√，错误则为×。2、添加分频器模块跟计数器模块类似。修改后的代码：3、添加顶层文件添加顶层模块需要首先生成顶层设计模板，然后生成计数器和分频器的例化模板，最后将例化模板添加到顶层设计模板中。（1）生成顶层设计模板选中器件名字，点击鼠标右键，NewSource…（与之前的类似）设置top为顶层文件（2）生成计数器模块的例化模板下面给出生成计数器例化模板的步骤，主要步骤包括：1、在Hierarchy面板下先选中counter3b模板2、在Processes面板下，找到并展开DesignUtilities.3、双击ViewHDLInstantiationTemplate选项。4、在工作区窗口打开HDL模板窗口，图为Verilog例化模板（3）生成分频器例化模板跟（2）类似。（4）添加例化模块到顶层模板1、Hierarchy面板视图下，双击top.v2、添加所有verilog代码3、保存至此，基于verilog的3位计数器的设计就完成了。