搜索
EDA技术实用教程任课教师：韦艳霞EDA技术实用教程本课程安排：学时：56学时（课堂教学48学时，上机实验8学时）课堂教学内容：第一章概述第二章EDA设计流程及工具第三章VHDL设计初步第四章VHDL设计进阶教学目的：了解一类器件，掌握一门设计语言，熟悉一种设计工具。第一章概述§1.1EDA技术及其发展§1.2硬件描述语言HDL§1.3EDA设计方法§1.4EDA发展趋势§1.1EDA技术及其发展什么是EDA？EDA（ElectronicDesignAutomation）是电子设计自动化的缩写。它是一种实现电子系统或电子产品自动化设计的技术。具体来说，EDA技术就是依赖功能强大的计算机，在EDA工具软件平台上，对以硬件描述语言HDL（HardwareDescriptionLanguage）为系统逻辑描述手段完成的设计文件，自动地完成逻辑编译、简化、分割、综合、优化和仿真测试，直至下载到可编程逻辑器件CPLD/FPGA或专用集成电路ASIC芯片中，实现既定的电子电路设计功能。§1.1EDA技术及其发展EDA的发展:三个阶段特点应用第一阶段：以CAD为代表利用计算机取代手工，辅助进行20世纪70年代集成电路工艺：MOS集成电路版图编辑、PCB布局布线CAD阶段可编程逻辑器：问世CAD初见雏形第二阶段：以CAE为代表利用计算机作为单点设计工具，20世纪80年代集成电路工艺：COMS并建立各种设计单元库，将多个单CAE阶段可编程逻辑器:商用点集成在一块，大大提高了工作效率CAD、CAE广泛应用出现了FPGA第三阶段：EDA形成各公司推出兼容的硬件实现方案20世纪90年代集成电路工艺：超深亚微米和支持标准硬件描述语言的EDA工具EDA阶段可编程逻辑器：大规模软件§1.1EDA技术及其发展EDA的最终目标：设计和实现专用集成电路ASIC，即利用计算机完成电路设计的全自动化。实现途径：–超大规模可编程逻辑器件：FPGA、CPLD（又可编程ASIC）；–半定制/全定制ASIC(ASIC/掩膜ASIC)–混合ASIC：既面向用户的FPGA可编程功能和逻辑资源，又包含可方便调用的硬件标准单元模块。ASICASICASIC门阵列标准单元全定制§1.2硬件描述语言HDL常用语言：–VHDL–VerilogHDL–AHDL–SystemVerilog/SystemC常用语言—VHDL–VHDL:VeryHighSpeedIntegratedCircuitHardwareDescriptionLanguage–1983年由美国国防部（DoD）创建,1985年正式推出，1987年发布标准–标准：IEEE-1076-1987IEEE-1076-1993IEEE-1076-2002–特点:1)具有强大的功能，覆盖面广、描述能力强2)有良好的可读性3）有良好的可移植性4）可延长设计的生命周期5）有利于保护知识产权6）支持对大规模设计的分解和已有设计的再利用常用语言—VerilogHDL–VerilogHDL是由C语言发展而来的HDL–1983年推出，设计资源较VHDL丰富，最大优点是与工艺无关–标准:IEEE1064-1995IEEE1064-2005常用语言—AHDL–AHDL是Alter公司根据自己公司生产的MAX器件和FLEX系列器件的特点专门的一套完整的硬件描述语言。–是一种模块化语言，完全集成于MAX+plusⅡ的软件开发系统中。–语句和元素种类齐全、功能强大，且易于应用。特别适合于描述复杂的组合电路、组运算及状态机、真值表和参数化的逻辑。§1.3EDA设计方法按功能和实现的先后顺序：–正向设计(Forward）：就是由设计者提出一个功能要求，然后通过综合得到最终的器件实现–反向设计(Backward)：就是对已有的器件实现通过分析得到它的结构和功能按整体和局部的先后顺序划分:–自底向上（Bottom-up）：首先选择具体的逻辑单元，进行逻辑电路设计，得到系统需要的独立功能模块，然后把这些模块连接起来，组装成整个系统–自顶向下（Top-down）：首先从整体上规划整个系统的功能和性能，然后系统进行划分，分解为规模较小、功能较为简单的局部模块，并确立它们之间的联系，直至物理实现传统的设计方法自下而上（Bottom-up)的设计方法，是以固定功能元件为基础，基于电路板的设计方法。在传统的设计方法中，手工设计占了很大的比例。手工设计一般先按电子系统的具体功能要求进行功能划分，然后对每个子模块画出真值表，用卡诺图进行手工逻辑简化，写出布尔表达式，画出相应的逻辑线路图，再据此选择元器件，设计电路板，最后进行实测与调试。缺点：1.复杂电路的设计、查错和修改很困难。2.设计过程中产生大量文档，不易管理3.设计依赖于现有的通用元器件。4.设计实现过程与具体生产工艺相关，可移植性差5.设计后期的仿真不易实现和调试复杂。6.设计实现周期长，灵活性差，耗时耗力，效率低下EDA方法–自上而下（Top-Down)的设计方法。其方案验证与设计、系统逻辑综合、布局布线、性能仿真、器件编程等均由EDA工具一体化完成。–自上而下（Top-Down)的设计方法可将数字系统的整体逐步分解为各个子系统和模块，若子系统规模较大，则还需将子系统进一步分解为更小的子系统和模快，层层分解，直至整个系统中各个子系统关系合理，并便于逻辑电路级的设计和实现为止。–自上而下设计中可逐层描述，逐层仿真，保证满足系统指标–EDA技术极大地降低硬件电路设计难度，提高设计效率，是电子系统设计方法的质的飞跃。自顶向下设计流程(1)设计说明书(2)建立VHDL行为模型(3)VHDL行为仿真(5)前端功能仿真(6)逻辑综合(7)测试向量生成(9)结构综合(10)门级时序仿真(11)硬件测试(12)设计完成(8)功能仿真(4)VHDL-RTL建模传统集成电路设计现代集成电路设计设计方法自底向上自顶向下设计方式电路原理图硬件描述语言系统构成通用元器件ASIC电路仿真调试设计后期进行设计前期进行EDA与传统电子设计方法的比较第二章EDA设计流程及工具§2.1EDA设计流程§2.1EDA设计流程EDA设计流程包括设计准备、设计输入、设计处理和器件编程四个步骤。设计准备设计处理•优化、综合•适配、分割•布局、布线器件编程设计完成器件测试时序仿真功能仿真设计输入•原理图•硬件描述语言•波形图设计输入–图形输入方式/原理图输入：包括原理图输入、状态图输入和波形输入三种方式–文本输入方式：使用某种硬件描述语言的编写的电路设计文本，进行编辑输入综合综合就是将电路的高级语言，转换成低级的，可与FPGA/CPLD的基本结构相映射的网表文件或程序。适配就是将由综合器产生的网表文件配置于指定的目标器件中，使之产生最终的下载文件。仿真仿真是在编程下载前利用EDA工具对适配生成的结果进行模拟测试。即让计算机根据一定的算法和一定的仿真库对EDA设计进行模拟，以验证设计排除错误。有两种不同级别的仿真测试：1）时序仿真：接近真实器件运行特性的仿真，仿真文件中已包含器件硬件特性参数，仿真精度高。2）功能仿真：直接对逻辑功能进行测试模拟，以了解其实现功能是否满足原设计的要求，仿真过程不涉及具体器件的硬件特性。编程下载把适配后生成的下载或配置文件，通过编程器或编程电缆向FPGA或CPLD下载，进行硬件调试和验证。–对CPLD的下载称为编程。–对FPGA中的SRAM进行直接下载的方式称为配置。硬件测试将含有载入了设计的FPGA或CPLD的硬件系统进行统一测试，以便最终验证设计项目在目标系统上的实际工作情况。