FPGA与CPLD常见术语

整理文档很辛苦,赏杯茶钱您下走!

免费阅读已结束,点击下载阅读编辑剩下 ...

阅读已结束,您可以下载文档离线阅读编辑

资源描述

FPGA专业术语1.泛类FPGA:fieldprogrammablegatearray现场可编程门阵列CPLD:complexprogrammablelogicdevice复杂可编程逻辑器件(EPLD:enhancedprogrammablelogicdevice增强型CPLD)VLSIC:verylargescaleintegratedcircuit大规模集成电路ASIC:applicationspecificintegratedcircuit专用型集成电路RAM:random-accessmemory随机存取存储器ROM:read-onlymemory只读存储器E2PROM:electricallyerasableprogrammableROM电擦除可编程ROMSOPC:systemonprogrammablechip可编程片上系统PAL:programmablearraylogic可编程逻辑阵列GAL:genericarraylogic通用逻辑阵列SRAM工艺:staticRAM静态RAMDRAM:dynamicRAM动态RAMSDRAM:synchronousdynamicRAM同步动态RAMNORflash:(notor)容量小,读得快擦写得慢NANDflash:(notand)容量大,写得快读的慢TTL:transistor-transistorlogic三级管结构2.FPGA结构名词逻辑单元LUT:lookuptable查找表Register:寄存器FF:flipflop时钟使能触发器Latch:锁存器LE:logicelement逻辑单元(LE=LUT+Register)(LC:logiccell意同LE)LAB:logicarrayblock逻辑阵列模块(LAB=10LE)(PFU:programmablefunctionunit可编程功能单元,意同LAB)嵌入式块RAMSPRAM:singleportRAM单端口RAMDPRAM:doubleportRAM双端口RAMPseudoRAM:伪双端口RAMCAM:contentaddressablememory查找数据返回地址,功能与RAM反FIFO:firstinfirstout先进先出存储结构Gluelogic:粘合逻辑,基于RAM实现RAMROMCAMFIFO结构(LUT也可配置为RAMROMCAMFIFO结构:distributedRAM:分布式RAM)布线资源Bank:分区Lowskew:第二全局时钟底层潜入单元PLL:phaselockedloop相位锁环DLL:delaylockedloop延时锁环DSP:digitalsignalprocessing/processor数字信号处理器CPU:centralprocessingunit中央处理器内嵌专用核HardCore:专用硬核,在专用片中才包含IP(MegaCore):intellectualproperty知识产权LPM(Megafunctions):宏功能模块3.CPLD结构名词逻辑单元MC:macrocell宏单元(与、或阵列)PIA:Programmableinterconnectarray布线池(GRP:globalroutingpool全局布线池,lattice公司)TPD:pintopin管脚间的标准延时4.时序分析参数fmax:最大时钟频率不违背tsu和th情况下达到的最大频率tsu:时钟建立时间tsu=tclk–tdelay_max_inth:时钟保持时间th=tdelay_min_intco:时钟到输出延时tedelay_min_out=tco=tclk–tdelay_max_outtpd:引脚到引脚延时5.其他PAR:placeandrouting布局与布线TimingViolation:时序违规STA:statictiminganalyzer静态时序分析仪(仿真分析)LA:Logicanalyzer逻辑分析仪(仿真分析)SignalTab:片内信号分析工具HDL:hardwaredescriptionlanguage硬件描述语言LVDS信号:lowvoltagedifferentialsignaling低压差分信号技术接口(数字视频信号)SERDES:SERializer(串行器)/DESerializer(解串器)时分多路复用(TDM)点对点(P2P)串行DDR:doubledatarate双倍速率同步动态存储器ALM:自适应逻辑模块,包括两个逻辑单元(LE)PCI接口:peripheralcomponentinterconnect外设部件互联标准Pipeline:流水线结构DQS信号:用于内存与内存控制器之间信号同步,数据采样GE模式:千兆以太网XAUI模式:带速率匹配和通道对准模块,万兆以太网,X表示10,即万兆10Gbps(AUI:Ethernetattachmentunitinterface以太网连接单元接口)RapidIO接口:高速IO口,高效低成本,点对点或点对多,支持MDA,片-片,板-板FiberChannel接口:光纤通道接口Per-Emphasis:预加重电路Equalizer:均衡器DPA:dynamicphasealignment动态相位对准电路PVT变化:工艺、电压和温度的变化ActiveSerial:主动串行模式TQFP封装:thinquadflatpackage薄片四边扁平封装GBA封装:Ballgridarray球栅阵列结构封装,高密度OE:输出时能信号RTL:registertransferlevel寄存器转换级电路WYSIWYG:whatyouseeiswhatyouget所见即所得

1 / 3
下载文档,编辑使用

©2015-2020 m.777doc.com 三七文档.

备案号:鲁ICP备2024069028号-1 客服联系 QQ:2149211541

×
保存成功