FPGA波形发生器实训报告

JIANGSUUNIVERSITYOFTECHNOLOGYFPGA综合训练报告题目：基于FPGA的波形生成器专业：电子信息工程__班级：11电子2姓名：小龙人学号：12311222_指导教师：___陈海忠_____时间:2015年9月__1/33目录1基于DDS技术的信号发生器设计--------------------------------------------------------21.1功能要求------------------------------------------------------------------------------------21.2整体设计------------------------------------------------------------------------------------21.3DDS技术的基本原理---------------------------------------------------------------------32FPGA硬件系统设计------------------------------------------------------------------------42.1功能要求----------------------------------------------------------------------------------42.2FPGA硬件系统组成--------------------------------------------------------------------52.3FPGA最小系统简介--------------------------------------------------------------------62.4FPGA外围电路设计--------------------------------------------------------------------72.5程序设计------------------------------------------------------------------------------------82.5.1锯齿波产生程序设计及仿真----------------------------------------------------------92.5.2三角波产生程序设计及仿真---------------------------------------------------------102.5.3正弦波产生程序设计及仿真---------------------------------------------------------112.5.4顶层程序设计及仿真-----------------------------------------------------------------122.5.5分频程序及作用------------------------------------------------------------------------132.6硬件测试及结果分析-------------------------------------------------------------------143设计分析与总结----------------------------------------------------------------------------153.1故障分析----------------------------------------------------------------------------------153.3设计总结及感想-------------------------------------------------------------------------154参考文献------------------------------------------------------------------------------------165附录------------------------------------------------------------------------------------------172/331基于DDS技术的信号发生器设计1.1功能要求具有产生正弦波、三角波、锯齿波3种周期性波形的功能。1.2整体设计如图1.1所示：同步寄存器频率字输入寄存器同步寄存器相位字输入正弦ROM查找表D/A正弦信号输出clk系统时钟相位累加器相位调制器NNNMM数据线位宽图1.1相位累加器的作用：在时钟的作用下，进行相位累加。波形存储器的作用：进行波形的相位—幅值转换。频率预置与调节电路的作用：实现频率控制量的输入。D/A转换器的作用：把已经合成的正弦波的数字量转换成模拟量。滤除生成的阶梯形正弦波中的高频成分，将其变成光滑的正弦波。如图1.2所示：tSin(t)tSin(t)图1.23/331.3DDS技术的基本原理DDS这种结构主要由相位累加器、相位调制器、波形ROM查找表、D/A构成。其中相位累加器、相位调制器、波形ROM查找表是DDS结构中的数字部分,由于具有数控频率合成的功能,又合称为NCO[2]。它的工作原理是:将要产生的波形数据存入波形存储器,然后在参考时钟的作用下,对输入的频率数据进行累加,并且将累加器的输出一部分作为读取波形存储器的地址,将读出的波形数据经D/A转换为相应的模拟电压信号。本研究的重点就是用VHDL来实现DDS的功能,能够达到高精度的输出,同时标准波形数据生成存放在ROM中,可以简化运算过程,提高运算速度,加快反应时间。4/332FPGA硬件系统设计2.1功能要求在本设计中,利用FPGA，采用EDA(ElectronicDesignAutomation)中自顶向下(top-to-down)的设计方法，选用基于相位累加器的直接数字合成/DDS技术来完成数字信号发生器各功能模块的设计。本设计主要通过VHDL语言实现频率控制、波形控制、波形数据的提取、波形的产生工作。其中,波形数据运用VHDL语言编写。控制部分主要采用产生高低电平的拨码开关控制。程序下载到FPGA上实现,经过D/A输出波形。并通过Altera公司QuartusII9.0软件进行波形的仿真，从而完成整个设计。本设计的任务是设计一个基于FPGA的数字信号发生器，根据任务书要求必须达到以下要求：1.利用EDA开发系统、QuartusII9.0软件实现数字信号发生器的设计；2.根据整体电路的工作原理，完成各个子模块的设计及实现；3.对数字信号发生器完成VHDL语言描述；4.该数字信号发生器能够产生正弦波、方波、三角波、锯齿波信号；5.产生的波形信号频率和幅度可通过按键进行调节；6.用按键调节实现各种波形的转换。5/332.2FPGA最小系统简介本设计使用是FPGA芯片，其典型逻辑门数（包括逻辑门和RAM）为50000门，最大可用系统门数为116000门，逻辑单元（Logicelements）为2880个，逻辑阵列模块（Logicarrayblocks）为360个，嵌入式阵列模块（Embeddedarrayblocks）为10个，RAM总容量为20480字节，用户可用的I/O引脚最多为310个。芯片的工作电压为+5V。其内部结构如图2.1所示。GNDTMSGNDGNDVCCVCCIO_10VCCIO_2GNDVCCVCCIO_9IO_1IO_13EPF10K50ETI144-2123456789101112131415161718192021222324252627282930313233343536373839404142434445464748495051525354555657585960616263646566676869707172737475767778798081828384INPUT/GLCRnINPUT/OE2/GCLK2VCCINTI/OI/OI/OGNDI/OI/OI/OI/OI/OVCCIOI/O/TDII/OI/OI/OI/OGNDI/OI/OI/OI/O/TMSI/OI/OVCCIOI/OI/OI/OI/OI/OGNDI/OI/OI/OI/OI/OVCCIOI/OI/OI/OGNDVCCINTI/OI/OI/OGNDI/OI/OI/OI/OI/OVCCIOI/OI/OI/OI/OI/OGNDI/OI/OI/O/TCKI/OI/OI/OVCCIOI/OI/OI/OI/OI/O/TDOGNDI/OI/OI/OI/OI/OVCCIOI/OI/OI/OGNDINPUT/GCLK1INPUT/OE1IO_6IO_11VCCIO_5IO_8GNDIO_12IO_15VCCIO_0GNDIO_3TDIIO_7TDOIO_14IO_4CLK1图2.1芯片结构图通常情况下在硬件调试的过程中一般使用下载电缆进行下载，而当调试完成以后要用配置芯片对FPGA进行配置。配置芯片在每次系统上电以后自动将配置文件加载到FPGA中形成电路。6/332.3FPGA硬件系统组成该数字信号发生器系统主要由输入部分、FPGA部分、D/A转换部分、频率、幅值调节和波形转换部分组成。原理图如图2.2所示。图2.2数字信号发生器系统原理图分频器FPGA部分系统控制器时钟复位波形调幅调频正弦波三角波锯齿波其他波型波形D\A转换滤波输出7/332.4FPGA外围电路设计D/A转换器电路的设计：从波形RAM中读出的幅度量化数据还只是一个数字信号，要得到最后的输出信号必须经过数模转换器。因此在波形RAM之后要设计一个D/A转换电路。数模（D/A）转换电路的作用是把已经合成的波形幅值的数字量转换成模拟量，其速度和特性直接影响整个系统的性能。D/A转换器件的首要特性要求是高速，其次是转换位数，本设计中选用8位的D/A芯片DAC0832。波形幅度量化序列经D/A转换后成为阶梯波。频率合成器对D/A转换器的分辨率有一定的要求，D/A转换器的分辨率越高，合成的波形台阶数就越多输出的波形的精度也就越高。D/A的输出用电压形式表示一般应为：VVREFNoutD2式中D为D/A的输入数据值，N为D/AC的位数，即通常所指的D/AC的分辨率，VREF为输入D/A的参考电压。D/A转换电路的设计首先是要选择一款合适的D/A转换芯片。D/A转换芯片种类繁多。选择D/A转换芯片要根据很多因素来确定，最主要的就是要考虑字长和转换速度。本设计采用DAC0832作为D/A转换器件，其具有数字量的输入锁存功能，DAC0832芯片的输出通过放大器OP07，即可用示波器观察。100KΩ的电位器在+5V和0V电压间为DAC0832提供参考电压。D/A转换电路的原理图如图2.3所示：8/33图2.3D/A转换电路的原理图9/332.5程序设计MIF文件生成使用C程序：#includestdio.h#includemath.hmain(){inti;floats;for(i=0;i1024;i++){s=sin(atan(1)*8*i/1024);printf(%d:%d;\n,i,(int)((s+1)*1023/2));}}生成该mif文件后需要创建该rom对应的eda程序，即创建对应的.vhd文件，创建完成后要注意程序内访问rom文件的地址是否正确。同时对这vhd文件另存为一个新的工程，再编译，生成对应的bsf。10/332.5.1锯齿波产生程序设计及仿真锯齿波模块锯齿波生成程序如下：Q=SUB_WIRE0(9DOWNTO0);ALTSYNCRAM_COMPONENT:ALTSYNCRAMGENERICMAP(PORTMAP(CLOCK0=CLOC