搜索
Max+PlusII简易用户使用入门指南设计输入ES-Site授权及PLS-WEB特点项目编译项目校验器件编程MAX+PLUSII时间分析器MAX+PLUSII图形编辑器MAX+PLUSII文本编辑器MAX+PLUSII编程器编译器网表提取器适配逻辑综合器数据库建库器MAX+PLUSII信息处理器和层次显示ES-Site&PLS-WEB允许用户使用Classic系列,MAX5000系列,MAX7000(S)系列以及EPM9320,EPF8282A/EPF8452A,EPF6016,EPF10K10器件完成设计运行光盘中的安装程序在开始菜单中选择运行，然后在打开对话框内输入：CD-ROMdrive:\pc\maxplus2\install然后按照屏幕上的提示进行操作.在安装过程中,如果需要帮助,则选择Help按钮。当MAX+PLUSII安装成功后,read.me文件将自动出现.它含有一些重要的信息,用户应当仔细阅读它.Max+PlusII的安装双击MAX+PLUSII图标或在开始菜单内选择MAX+PLUSII项，开始运行MAX+PLUSIIMax+PlusII的安装第一次运行MAX+PLUSII第一次运行MAX+PLUSII时,将会出现如下的窗口.选择ESsiteLicense按钮.Max+PlusII的安装选择ES-Site授权安装申请授权代码在您选择ESsitelicense按钮后,出现一个ESSite授权代码申请窗口，如左图所示。认真填写申请表格,并将其发传真给Altera公司.您将通过电子邮件或传真获得授权代码.您也可以通过访问Alter公司的站点:的安装输入授权代码当您收到Alter公司的授权代码后,请按下列步骤操作.1.在option菜单内选择AuthorizationCode项,将会出现授权代码对话框2.在对话框内,输入您的授权代码.3.按下Validate按钮4.您将在AvailableFeatures对话框内看到被允许使用的功能.5.按下OK按钮Max+PlusII的安装MAX+PLUSII管理器窗口ES-Site授权有效后，您将返回到MAX+PLUSII管理器窗口项目名称项目路径工具条Max+PlusII的安装MAX+PLUSII管理器菜单条生成一个新图形文件1.在File菜单中选择New…2.选择GraphicEditorFile然后按下OK按钮,将会出现一个无标题的图形编辑窗口,如下页所示生成一个图形设计文件图形编辑器窗口工作区域最大化按钮文本工具对角线工具圆形工具缩小按钮放大按钮关闭橡皮筋连接功能选择工具正交线工具与窗口适配弧形工具打开橡皮筋连接功能连接点接/断生成一个图形设计文件输入Altera图元选择工具按钮有效时，在图形编辑器窗口的空白处单击鼠标左键以确定输入位置，然后选择EnterSymbol，或双击鼠标左键。将出现一个EnterSymbol对话框，在symbolLibraries框中选择“..\maxplus2\max2lib\prim”。所有的Altera图元以列表方式显示出来，选择您想输入的图元，然后选择OK。指定您将输入文件中的符号名称。双击一个符号库，在SymbolFiles对话框中将出现它的所有符号显示当前路径下的所有符号生成一个图形设计文件输入74系列的符号MAX+PLUSII为实现不同的逻辑功能提供了许多符号，如：图元符号,兆功能符号和宏功能符号。在图形编辑器文件中可直接使用以上符号。74系列符号的输入方法和上页图元输入的方法相同。当EnterSymbol对话框出现后，在symbolLibraries对话框中选择“..\maxplus2\max2lib\mf”路径。在SymbolFiles对话框中，选择您需要的74系列符号。生成一个图形设计文件输入LPM符号lpm(libraryparameterizedmegafunction)符号的输入方法与先前符号的输入方法相同。在EnterSymbol对话框出现后，在symbolLibraries框中选择“..\maxplus2\max2lib\mega_lpm”路径。在SymbolFiles框中选择您需要的lpm符号。双击参数框(位于符号的右上角)，输入您需要的lpm的参数。在PortStatus框中选择Unused，可将您不需要的信号去掉。生成一个图形设计文件连线如果需要连接两个端口，将您的鼠标移到其中一个端口，则鼠标自动变为‘+’形状。一直按住鼠标的左键并将鼠标拖到第二个端口。放开左键，则一条连接线被画好了。如果您需要删除一根连接线，单击这根连接线并按Del键。生成一个图形设计文件为管脚和节点命名在管脚上的PIN_NAME处双击鼠标左键，然后输入名字。选中需命名的线，然后输入名字。对n位宽的总线A命名时，您可以采用A[n-1..0]形式，其中单个信号用A0,A1,A2,…..,An形式。生成一个图形设计文件例1：三到八译码器生成一个图形设计文件例2:4-bit计数器输入符号总线节点名称74163符号输出符号连接点输入管脚名输出管脚名总线名称建立一个图形设计文件保存您的文件如需要保存文件，选择File菜单中的SaveAs项.将出现SaveAs对话框，如下图所示：在FileName对话框内输入设计文件名，然后选择OK即可保存文件。指定具体的设计文件名显示当前文件类型的缺省(Default)扩展名。您可从下拉列表中选择不同的扩展名。生成一个图形设计文件指定项目名称MAX+PLUSII中，在编译一个项目前，您必须确定一个设计文件作为您的当前项目。请按下列步骤确定项目名：1.在Filemenu菜单中选择ProjectName项，将出现ProjectName对话框：2.在Files框内，选择您的设计文件。3.选择OK。MAX+PLUSII的标题条将显示新的项目名字当前项目显示当前路径下的全部设计文件和编程文件。生成一个图形设计文件显示当前项目名显示当前路径显示所有子目录.显示所有本地和网络驱动器创建缺省（Default）符号在File菜单中选择Save&Check项，检查设计是否有错误。如果没有，在File菜单中选择CreateDefaultSymbol项，即可创建一个设计的符号。该符号可被高层设计调用。其它设计输入方法您也可以通过Altera的硬件描述语言(AHDL)创建一个文本设计文件(.tdf)。可从AHDL帮助菜单和AHDL模板中获得相关内容。您还可通过波形设计文件(.wdf)进行设计输入。打开编译器窗口打开编译器窗口：在MAX+PLUSII菜单内选择Compiler项。则出现编译器窗口，如上图所示。选择Start即可开始编译，MAX+PLUSII编译器将检查项目是否有错，并对项目进行逻辑综合，然后配置到一个Altera器件中，同时将产生报告文件、编程文件和用于时间仿真用的输出文件。但是，在开始编译前，我们还必须设定一些别的选项。完成情况状态条在编译项目时，沙漏将不停地翻动模块盒编译您的项目选择一个器件首先，您需要为项目指定一个器件系列，然后，您可以自己选择某个具体的器件，也可以让编译器在该器件系列内自动选择最适合您的项目的器件。确定器件系列：2)选择一个器件系列3)选择某一器件或选择AUTO让MAX+PLUSII为您选择一个器件。4)按下OK按钮1)在Assign菜单内选择Device项，将出现Device对话框。编译您的项目管脚分配Altera推荐让编译器自动为您的项目进行管脚分配。但如果用户必须自己分配管脚，请按以下步骤进行:3)在NodeName框内输入管脚的名字。4)在ChipResource对话框内，选择管脚并输入管脚的序列数。5)按下Add按钮6)您分配的管脚将出现在这个框内。7)按下OK按钮1)确定您已经选择了一种器件。2)在AssignMenu菜单中选择Pin/Location/Chip项。编译您的项目选择一种全局逻辑综合方式您可以为您的项目选择一种逻辑综合方式，以便在编译过程中指导编译器的逻辑综合模块的工作。按以下步骤为您的项目选择一种逻辑综合方式：2)在GlobalProjectSynthesisStyle下拉列表中选择您需要的类型。缺省（Default）的逻辑综合类型是NORMAL。综合类型FAST可以改善项目性能，但通常使您的项目配置比较困难。综合类型WYS/WYG可进行最小量逻辑综合。3)您可以在此0和10之间移动滑块,移到0时,最优先考虑占用器件的面积,移到10时,系统的执行速度得到最优先考虑1)在AssignMenu菜单内选择GlobalProjectLogicSynthesis项，将出现GlobalProjectLogicSynthesis对话框：编译您的项目对MAX器件进行多级综合对于MAX（乘积项）器件，您可以选择多级综合。它可以充分利用所有可使用的逻辑选项。这种逻辑综合方式，用于处理含有特别复杂的逻辑的项目；而且配置时不需要用户干涉。对于FLEX器件，这个选项自动有效。选中该框，则多级综合方式对MAX5000/7000系列器件有效.选中该框，则多级综合方式对MAX9000系列器件有效。编译您的项目FLEX器件的进位/级联链进位链提供逻辑单元之间的非常快的向前进位功能。利用级联链可以实现扇入很多的逻辑函数。如选择FAST综合方式，则进位/级联链选项自动有效。按如下步骤可人工选择该选项是否有效：1.在GlobalProjectLogicSynthesis对话框内选择DefineSynthesisStyle项，将出现DefineSynthesisStyle窗口。2.如需使用进位链功能，则从下拉菜单内选择Auto。3.如需使用级联链功能，则从下拉菜单中选择Auto。编译您的项目设置定时要求您可以对整个项目设定全局定时要求，如：传播延时,时钟到输出的延时,建立时间和时钟频率。对于FLEX8000,FLEX10KandFLEX6000系列器件，定时要求的设置将会影响项目的编译。按如下步骤设置定时要求：2)在相应的对话框内输入您对项目的定时要求3)按下OK按钮1)在AssignMenu菜单内，选择GlobalProjectTimingRequirements项，将出现GlobalProjectTimingRequirements对话框：编译您的项目准备编译在Processing菜单下，有一些会对编译产生影响的选项。最后，在编译器窗口中选择Start。在编译器编译您的项目期间，所有的信息，错误和警告将在自动打开的信息处理窗口中显示出来。如果有错误发生，选中该错误信息，然后按下locate按钮，您将找到该错误在设计文件中所处的位置。DesignDoctor-在编译期间，可选的DesignDoctor工具将检查项目中的所有设计文件，以发现在编程的器件中可能存在的可靠性不好的逻辑。SmartRecompile-当该选项有效时，编译器将保存项目中在以后编译中会用到的额外的数据库信息。这样可以减少将来编译所需的时间。TotalRecompile-要求编译器重新生成编译器网表文件和层次互连文件。编译您的项目启动定时分析工具编译完成后,您可以利用定时分析器来分析您的项目的性能。定时分析器提供了三种分析模式：在MAX+PLUSII菜单中选择TimingAnalyzer项，即可打开定时分析器窗口：定时分析分析模式:说明延迟矩阵分析多个源节点和目标节点之间的传播延迟路径时序逻辑电路性能分析时序电路的性能，包括限制性能的延迟，最小的时钟周期和最高的电路工作频率建立/保持矩阵计算从输入引脚到触发器、锁存器和异步RAM的信号输入所需的最少的建立时间和保持时间传播延迟分析在Analysis菜单中选择DelayMatrix项。选择Start。则定时分析器立即开始分析您的项目并计算项目中每对连接的节点之间的最大和最小传播延迟。定时分析