AD7606在高精度电能表现场校验仪中的应用与设计

AD7606在高精度电能表现场校验仪中的应用与设计毛晓波1，黄云峰2，黄俊杰1(1．郑州大学电气工程学院，河南郑州45000l；2．郑州市供电公司试验所，河南郑州450007)摘要：介绍一种多功能、高精度、低成本的三相电能表现场校验仪。它使用简单可靠的硬件高速锁相环电路，控制单片16位、8通道同步采样的A／D转换芯片AD7606对三相电压、三相电流进行整周期均匀采样；DSP对采集的三相电压、电流数据进行高速运算、处理和数据分析，并用软件方法产生高低频标准电能脉冲：FPGA芯片实现频率、相位测量并配合DSP产生A／D控制时序和进行量程切换；MCU控制键盘输入、E2PROM参数设置、LCD显示、打印输出以及与上位机的数据通信。给出了系统总体结构、倍频锁相电路、数据采集电路和各种电参数的测量算法。主要指标的准确度等级优于0．05级。关键词：现场校验仪；锁相环；同步采样；Σ一△A／D转换器中图分类号：TM933．4；TP23文献标识码：B文章编号：1006—6047(2007)07—0069—05电力部门对电能计量装置的准确性、先进性及便利性的要求不断提高。这里介绍的三相电能表现场校验仪可用于各种类型的电能表或电能计量装置的现场检测和校验。兼有交流电参量测量功能(如电压、电流有效值，有功、无功功率，工频频率，功率因数，相位角等)，并能进行三相交流电的矢量分析和谐波分析。采用高性能的DSP、FPGA芯片和16位、8通道同步采样的A／D转换芯片AD7606组成倍频锁相同步整周期均匀采样的数据采集系统，实现现场校验、测量、记录、打印及数据上传一体化，是新一代高精度全数字化电力测量设备。重点介绍校验仪的硬件设计原理、核心部件的设计方法及软件测量算法等。1系统硬件结构与工作原理现场校验仪硬件电路结构如图1所示．下面简要介绍其工作原理。1．1电参量测量三相电压(0～480V)、三相电流(直接输入：5A，100A；嵌表输入：5～1000A)分别经精密电阻分压、精密电流互感器变换和高性能程控增益量程切换后转换为适合ADC输入要求的交流信号；数据采集电路在倍频锁相电路、高速DSP和FPGA控制下，以精确的时序，按每周期128次的采样速率对6路交流电压、电流信号进行整周期同步均匀采样并转换为数字信号送入DSP芯片：DSP按照特定的数值算法对采集到的数字化的交流信号进行分析、运算和处理．得到各种电参量的测量值并输出显示、打印或传送给上位机处理。1．2电能表校验电能表校验功能与同类产品相同．即：校验仪的电能脉冲输入接口可接收来自被测电能表的低频脉冲(可通过手动开关或光电头)输入，根据操作设定的电表常数和转数，记录被测电能表的输出电能脉冲时间间隔并将其换算为被测电能表测出的电能量，以仪器自身测出的电能量为标准作比较．以此得到被测电能表的误差并以相对值的百分比表示[i]。1．3电能脉冲输出本校验仪可作为标准电能表使用．用于仪器自身电能测量精度的检验与校准，可输出标准高低频电能脉冲：．，：w=100kHz或10kHz，厂．=1Hz。利用DSP芯片速度高的优势，采用软件方法产生高低频电能脉冲。其基本原理是根据A／D转换输出的电压、电流数字量计算出瞬时功率．将瞬时功率(有功或无功)的数字量不断累加得到电能值，当达到一个电能脉冲所代表的电能量时．就输出一个高频脉冲，低频脉冲由高频脉冲分频得到[2]。该方法用极小的程序量产生标准的高低脉冲，硬件上仅占用DSP的定时器资源。产生的电能脉冲为，ITI、L电平标准。通过光电隔离接口向外发送。笔者对该方法的详细描述请参见文献『2]。1．4其他功能本校验仪还可显示三相电压、电流的向量图，自动判别接线错误，具有数据存储、查询等功能，并可通过RS一232串行接口与上位微机进行数据传送和管理。这些功能与同类产品原理相似[3]．此处略。2核心部件工作原理与电路设计2．1倍频锁相电路根据采样速率是测量频率的整倍数，采样点包含整个周期、且满足采样定理时，用D丌频谱分析，频域不会发生泄漏，可完全消除误差的理论[4巧]，设计了硬件锁相环电路。产生整倍于测量信号的方波，来控制A／D转换器实现同步整周期采样和跟踪滤波。图1中倍频锁相电路主芯片采用74HC4046A．这是一片含有相位比较器和压控振荡器的高速锁相环．外接低通滤波器和分频器组成倍频锁相电路的原理框图如图2所示。为使锁相环准确锁定在测量信号的基波频率上，输入信号(Hi或ii)经3阶巴特沃斯有源低通滤波器滤除60Hz以上高次谐波，经过零比较器输出对称方波，作为高速锁相环的输入基准信号．f。在相位比较器PD、低通滤波器LP、压控振荡器VC0构成的锁相环内加入Ⅳ分频器。．厂n经Ⅳ分频后与．厂i相比由于锁相环的实时跟踪性，当被测信号频率．厂i变化时，电路能自动快速跟踪并锁定，始终满足f=Ⅳf的关系。即采样频率为被测信号频率的整数(Ⅳ)倍，从而实现一周内等间隔采样Ⅳ点，从根本上克服了软件同步采样法存在的上述问题[6_引。锁相环产生的倍频输出信号厂n作为A／D转换器的主时钟信号，即采样信号。2．2AD73360及其与DSP的接口2．2．1A／D转换器的选择由于电参量(电压、电流、功率等)算法公式中要求电压、电流必须是同一时刻的对应值，因此，要求电压、电流必须同时采样。目前，文献中介绍的同步采样实现方法有2种：一种是由一片单通道高速A／D转换器(如：16位LTCl605A)、多片采样保持器、多路模拟开关以及多路抗混叠滤波电路组成，同时采集6路信号送采样保持器保持，然后通过模拟开关切换分别送入A／D转换器进行转换。由于高速高分辨率A／D转换器价格昂贵，该方法可降低成本，但电路结构复杂、编程繁琐；另一种是采用多通道高速A／D转换器(如：4通道14位AD7865)，但高分辨率(16位以上)多通道并行A／D转换器很少见，价格非常高，且所谓的多通道只不过是内含多路采样保持器和多路开关．还是由1个A／D转换器进行转换。采用AD公司推出的可编程16位Σ一△A／D转换器AD73360进行设计。内部6个独立通道同时采样，确保采样过程中信号间不产生相位差。一般高精度仪表较少采用Σ一△型A／D转换器的原因是其速度较低。但AD73360的采样率可达64K，用于电力参数测量完全能够满足要求，且Σ一△型A／D转换器具有抗干扰能力强、量化噪声小、分辨率高和线性度好等优点①。2．2．2AD73360性能简介AD73360的每个独立A／D转换通道内部结构如图3所示。图3Σ一△A／D转换器结构图Fig．3BlockdiagramofΣ一△A／Dconverter经程控放大器调理后的输入信号U。与反馈信号矾相减的增量再经采样保持器保持后输入A／D转换器，低分辨率A／D转换器以￡f(Lf=DMCLK／8)的高过采样率对保持后的增量进行高速采样．16位累加器对低分辨率采样值累加求和后得到高分辨率玩，再由D／A转换器转换成16位模拟量U，反馈到减法器，从而形成闭环负反馈Σ一△A／D调制器。通过负反馈环路的不断调整，使U。(Ⅳ)=U。(Ⅳ一1)+[Uin—Uf(Ⅳ_1)]，即U。(Ⅳ)=Uin。由于A／D转换器在量化过程中存在量化误差。但通过闭环负反馈环路的误差补偿性能和高速重复取样方法。把量化噪声延续到￡厂。／2的整个频带范围内，并将它推到正常采样率以外的高频段上。抗混叠数字滤波器对2五个高速采样值玑进行数字均值滑动滤波(抽取系数五=高过采样率／采样率)，滤除二分之一采样频率以上的高频噪音和输入信号的高次谐波。经滤波后的采样值按后：1抽取作为输出，降低了A／D转换通道的采样率，从而降低了同步串行口的速度要求。A／D转换通道的采样频率厂。=￡厂。／后。由Σ一△A／D转换器原理可知：时钟频率与高速采样率、采样率和抽取系数七均存在整倍数关系．因而提供了控制Σ一△A／D转换器实现同步采集、跟踪滤波的条件[9]。AD73360放大器增益、采样率、抗混叠数字滤波器的截止频率均可编程设置。具体特点如下：a．各放大器增益在0～38dB分8档编程设置：b．最高采样率达64K，当DMCLK=16．384MHz时，采样率可编程为8K、16K、32K和64K；c．数字滤波器截止频率等于二分之一采样频率：d．可编程设置同步串行口(DMCLK、DMCLK／2、DMCLK／4、DMCLK／8)波特率，与不同速度的微处理器进行数据通信；e．具有良好的可扩展性，最多可8片级联使用，扩展测量48路独立的A／D转换通道：f．片内基准电压源，可编程选择1．25V或2．5V：g．单2．5～5．5V电源供电；h．信噪比高(88dB)，量化噪声小(一77dB)：i．具有抗干扰能力强、线性度好的优点。AD73360内部有8个控制寄存器(CRA、CRB、CRC、CRD、CRE、CRF、CRG、CRH)完成对上述的各种设置。AD73360引脚图如图4所示。各引脚功能简述如F：RESET复位端，低有效：SE串行口使能端，高有效，低电平串行口停止工作，进入节电状态：MCLK主时钟输入端：SCLK串行时钟输出端：SDI和SDIFS数据输入和帧同步信号输入，用于同步接收一帧数据：SDO和SDOFS数据输出和帧同步输出．用于AD转换数据输出；其余的引脚分别为6路模拟输入、模拟电源和数字电源等。AD73360使用16位的同步串行口，通过6条通信线实现数据的双向同步通信，并且只能工作在主控方式。串行口有3种工作模式：编程模式、数据模式和混合模式。编程模式只接收控制命令字．用于对各个控制寄存器的设置；数据模式只输出采样数据：混合模式允许在输出采样数据过程中接收控制字。AD73360复位后，各控制寄存器全部清零．默认采样率为MCLK／2048，SCLK的频率为MCLK／8．各A／D转换通道均于停止工作状态，同步串行口工作在编程模式．等待微处理器对控制寄存器进行初始化。并且在每个采样周期输出一个帧同步信号SDOFS，但在SD0数据输出线上输出无效数据。2．2．3TMS320LF2407与AD73360接口电路设计TMS320LF2407和AD73360都有一个16位的同步串行口，但4总线结构与6总线结构的通信标准不同，因此，TMS320LF2407必须进行总线扩展，才能与AD73360的6总线结构串行口相连②。否则，将无法保证发送、接收数据的帧同步。笔者通过对2种不同总线结构同步串行口的工作①AD73360six—inputchaJlnelanalogfrontend，AnalogDevicesInc2000．②TMs320LF2407ADsPcontmller．TexasInstmmentsInc，2004．原理和时序分析。设计出如图5所示的接口电路。DSPfTMS320LF2407)的SPISTE接地，使同步串行口处于从动使能状态：IOPE5与AD73360的RESET和CE相连接，控制AD73360的复位和串行口使能：AD73360的2个帧同步信号接成帧同步返回环方TMS320LF2407AD73360SPICLKSCLKSPISOMISDISPISIM0SD0XINTl1SDIFSSPISTESDOFSCE10PE5RESET图5TMS320IJ2407与AD73360接口电路Fig．5Inte而cebetweenTMS320LF2407andAD73360式，即输出帧同步SDOFS作为输入帧同步SDIFS，同时连接DSP的XINTl输入端，作为DSP的收／发数据的帧同步信号。根据AD73360的时序要求，通过软件设计，实现DSP与AD73360的数据通信。2．3MCU与FPGAATmegal6L是美国ATEML公司最新推出的内含16KBnash的低功耗、低价格的8位单片机，其内部集成了丰富的硬件资源，从而简化了外围电路的设计。ATmegal6L采用先进的RISC精简指令集，运行速度是普通单片机的几十倍④。ATmegal6L在本系统中负责控制液晶显示器、打印机、键盘、串行E2PROM(93LC86)、档位切换及与上位机交换数据等。这些部分均采用MCU通用的控制方法，此处不再细述[3]。系统使