搜索
第1页共4页江西理工大学考试试卷试卷编号：一、单项选择题：（每小题2分，共30分）1．命令文件用___B___扩展名表示。A、.objB、.cmdC、.outD、.asm2．TMS320LF2407DSP共有___C___引脚。A、52B、128C、144D、2563.与C语言相比，汇编语言的可移植性B。A、较好B、较差C、一样D、不清楚4.当前DP值为8则直接寻址范围为CA0x0300h至0x037fhB0x0380h至0x03ffhC0x0400h至0x047fhD0x0480h至0x04ffh5.TMS320LF2407DSP内部含有__A___个辅助寄存器。A、8B、9C、5D、166．TMS320LF240XDSP微处理器采用的是_A____结构。A、哈佛结构B、冯•诺依曼结构C、矩阵结构D、以上都不是7.采用DSP进行数字信号处理属于___C__实现方法。A、硬件B、软件C、软硬件结合D、以上都不是8.有外部晶振频率为4MHZ，要得到8MHZ的CPU时钟，且使能ADC禁止SCI、SPI、CAN、EVA、EVB应设置SCSR1为DA、0x00F1HB、0x00E1HC、0x00F3HD、0x0080H9.TMS320LF2407DSP中，累加器的位数为:CA、8位B、16位C、32位D、64位10．对数据存储器进行自接寻址时要确定B的值。A、ARP与DPB、DP与低7位偏移地址C、ARP与当前ARx内容D、PM与ARP2015—2016学年第1学期课程名称：数字信号处理器考试时间:______年_____月_____日(100分钟)考试性质：[]考试方式：[开卷]试卷类别(A、B、C):[A]共三大题温馨提示请考生自觉遵守考试纪律，争做文明诚信的大学生。如有违犯考试纪律，将严格按照《江西理工大学学生考试违规处理办法》处理。班级学号姓名题号一二三四五六七八九十十一十二总分得分第2页共4页11.看门狗的作用是_B_。A、降低频率B、PC受到干扰而跑飞时产生复位C、既可以降低频率也可以升高频率D、稳定频率，但不改变频率12．TMS320LF240XDSP有__A__个累加器。A、1B、2C、3D、413．输出比较功能一般用于：CA、进行D/A转换B、进行A/D转换C、在规定的时刻输出需要的电平D、输出比较信号14.TMS320LF240XDSP共有86条指令，分为__A__大类。A、6B、5C、4D、315.一般情况下，TMS320LF240X系列DSP内的用户程序存储在:AA.Flash存储器中B.EPROM中C.RAM中D.ROM中二、填空题：（每空1.5分，共36分）1、TMS320LF240XDSP具有___4_个通用定时器，都采用__16__位计数器，计数范围是___0-65535___个脉冲。2、ADD*+，8，AR4含义是取出当前辅助寄存器内地址指向单元左移8位与累加器相加辅助寄存器内容加一ARP指向AR4。3、LF240X中断源分为__内核____中断和__外设_____中断。4、在TMS320LF240XDSP中，优先级最高的中断是__复位_____。5、TMS320LF240XDSP共有__3__种基本的数据寻址方式，分别是立即寻址、直接寻址、间接寻址。6、按数据格式分类，tms320lf2407芯片属于___定点_____式芯片。7、TMS320LF2407ADSP有___3__种低功耗模式。8、DSP执行一条指令，需要通过取指、__译码______、取数和执行等阶段。9、写出TMS320LF240XDSP的常见的片内外设模块名称:EVA、EVB、SPI、SCI、ADC、CAN。给下面的常用指令作出注释，并指出各属于什么寻址方式。ADD5，2；（DP=4）（0205H）*4+ACC-ACC直接寻址AND10；（DP=5）（028AH）&ACC-ACC直接寻址LACC5，4；（DP=8）（0405H）-ACC直接寻址LACC#4321H，2；4321H*4-ACC间接寻址LDP5；（DP=5）（0285H）低9位加载到DPADD*，8；当前辅助寄存器内容作为地址指向单元左移8位与累加器相加当前辅助寄存器不增不减间接寻址第3页共4页请写出相应内容在指令执行前后的变化。LACC7，4；（DP=8SXM=0）执行指令前：数据存储器407h累加器ACCC执行指令后：数据存储器407h累加器ACC三、简答题（14分）1、论述通用定时器的计数模式？有四种操作模式分别是停止/保持、连续增、定向增/减、连续增/减。停止/保持模式下定时器的计数器、比较输出、和预定标计数器保持当前状态。连续增定时器在定标的输入时钟上升沿从初始值开始进行加一计数当计数值与周期数相等时下一个脉冲输入后复位并进行新的计数。定向增/减定时器在定标的输入时钟上升沿开始计数，技术方向由输入引脚TDIRA/B确定，引脚为高进行增计数，增计数与连续增一致；引脚为低进行减计数。从初始值计数到计数值为0，定时器计数器重新装入周期寄存器的值。连续增/减模式与定向增/减基本相同，区别是计数方向不受TDIRA/B确定而是在计数值达到周期寄存器的值或FFFFH时才从增计数变为减计数；在计数值为0时从减计数变为增计数。2、简述ADC连续自动排序模式任何一个排序器都可以工作于连续自动排序模式，该模式A/D转换在一个排序中的转换个数受maxconvn寄存器中的一个3位或4位控制，最大转换数（MAXCONV+1）在自动排序转换开始时转载到自动排序状态寄存器AUTO_SEQ_SR的排序计数器SEQCNT3_0中。当排序器从通道CONV00开始顺序转换时，SEQCNTRn位域的值从装载值开始向下计数直到0。一次自动排序完成的转换数为MAXCONVn+1。连续自动排序模式是用一个触发源进行触发。当AUTO_SEQ_SR中SEQCNTRn=0时如果ADCTRL1中的CONTRUN=1，就再从CONV00指向的通道开始进行新的转换。CONTRUN=0就结束转换。01h12345678hX01h00000010hX第4页共4页四、编程题（20分）1、写一段系统初始化的子程序，满足以下要求：外部频率为8MHZ，CPU频率为16MHZ，SYSCLK取CPU时钟2分频，禁止所有可屏蔽中断，运算时不对溢出结果进行调整，不进行符号扩展，B0区设置为数据存储空间，引脚CLKOUT输出CPUCLK，不使能看门狗，使能内核中断INT2，清所有中断标志。SETCINTMCLRCSXMCLRCOVMCLRCCNF;B0区被配置为数据空间LDP#0E0H;指向7000h-7080h区SPLK#81FEH,SCSR1;SPLK#0E8H,WDCR;不使能WDTLDP#0SPLK#02H,IMR;使能中断优先级INT2SPLK#0FFFFh,IFR;清中断标志CLRCINTM2、在上题条件下，要使引脚T1PWM/T1CMP产生脉冲周期为0.0006s，占空比为50％的连续PWM波形，选择内部时钟，分频系数为16，比较寄存器重载条件为下溢，比较匹配启动AD转换，输出引脚高有效，写出通用定时器的初始化程序。LDP#DP_EVA;指向7400h-7480h区SPLK#0,GPTCONASPLK#177H,T1PRSPLK#177H,T1CMPRSPLK#0,T1CNTSPLK#0164CH,T1CONLDP#DP_PF2LACLMCRAAND#0100HSACLMCRA