EDA五人表决器

1西安欧亚学院信息工程学院电子技能训练实训报告2014--2015学年第二学期专业班级：统本通信1301班姓名学号：侯伟08指导教师：张秀芳实训成绩：2目录1.设计任务................................................................................................................32.设计目的................................................................................................................33.设计要求................................................................................................................34.任务分析................................................................................................................35.程序代码................................................................................................................46.设计仿真................................................................................................................57.实验总结................................................................................................................531.设计任务设计一个5人表决器，参加表决者7人，同意为1，不同意为0，同意者过半则表决器通过，最右侧灯亮；表决不通过则最左侧指示灯亮。2.设计目的（1）学习使用EDA开发工具QUARTUSⅡ。（2）学会使用VHDL语言设计五人多数表决器。（3）熟悉五人多数表决器的原理。3.设计要求（1）五人多数表决逻辑：多数通过。（2）在主持人控制下，10秒内表决有效。（3）采用数码管显示表决10秒倒计时。（4）表决结束后用发光二极管结果形式：通过，不通过。（5）设主持人控制键、复位键。控制键：启动表决；复位键：系统复位。4.任务分析五人多数表决，只要在规定时间内，赞成人数大于或等于四，则表决通过。因此，只需将每位表决人的结果相加，判断结果值。设五个开关作为表决器的五个输入变量，输入变量为逻辑“1”时，表示表决者“赞成”；输入变量为“0”时，表示表决者“不赞成”。输出逻辑“1”时，表辑“1”时，表示表决者“赞成”；输入变量为“0”时，表示表决者“不赞成”。输出逻辑“1”时，表示表决“通过”；输出逻辑“0”时，表示表决“不通过”。当表决器的五个输入变量中有4个以上（含4个）为“1”时。则表决器输出为“1”；否则为“0”。45.程序代码libraryieee;useieee.std_logic_1164.all;useieee.std_logic_unsigned.all;entitybjqisport(A1,A2,A3,A4,A5,A6,A7:instd_logic;Q1,Q2:outstd_logic;B1,B2,B3,B4,B5,B6:outstd_logic);end;architecturebhvofbjqissignalz:std_logic;beginprocess(A1,A2,A3,A4,A5,A6,A7)variables:integerrange0to7;begins:=0;ifA1='1'thens:=s+1;endif;ifA2='1'thens:=s+1;endif;ifA3='1'thens:=s+1;endif;ifA4='1'thens:=s+1;endif;ifA5='1'thens:=s+1;endif;ifA6='1'thens:=s+1;endif;ifA7='1'thens:=s+1;endif;ifs3thenz='1';elsez='0';endif;5endprocess;Q1=z;Q2=notz;endbhv;6.设计仿真以下实验仿真图中，表示从0~7人同意通过。图6-17.实验总结通过本次设计，我深深的体会到设计课的重要性和目的性。本次设计课不仅仅培养了我们实际操作能力，也培养了我们灵活运用课本知识，理论联系实际，独立自主的进行设计的能力。它不仅仅是一个学习新知识新方法的好机会，同时也是对我所学知识的一次综合的检验和复习，使我明白了自己的缺陷所在，从而查漏补缺。希望学校以后多安排一些类似的实践环节，让同学们学以致用。在设计中要求要有耐心和毅力，还要细心，稍有不慎，一个小小的错误就会导致结果的不正确，而对错误的检查要求我要有足够的耐心，通过这次设计和设计中遇到的问题，也积累了一定的经验，对以后从事集成电路设计工作会有一定6的帮助。在应用VHDL的过程中让我真正领会到了其并行运行与其他软件顺序执行的差别及其在电路设计上的优越性。用VHDL硬件描述语言的形式来进行数字系统的设计方便灵活，利用EDA软件进行编译优化仿真极大地减少了电路设计时间和可能发生的错误，降低了开发成本，这种设计方法必将在未来的数字系统设计中发挥越来越重要的作用。