搜索
一、填空1、与软件语言编译的作用相似，在硬件语言中称之为____________。综合2、综合是将描述电路的高级语言转换为低级的，可与FPGA/CPLD结构相映射的______文件。网表3、综合可分为自然语言综合、行为综合、____________和____________。逻辑综合结构综合4、仿真包括_______仿真和________仿真，其中________仿真包含硬件特性参数，仿真精度高。功能时序时序5、对CPLD的程序下载通常称为编程，对FPGA的程序下载通常称为________，二者作用一样。配置6、可编程逻辑器件的业界三巨头是ALTERA、________和________。LatticeXILINX7、简单PLD包括PROM、________、________和GAL。其中__________为与阵列固定，或阵列可编程。PLAPALPROM8、IP英文全称是IntellectualProperty，中文含义是____________，可分为___________、____________和固IP。知识产权核软IP硬IP9、可编程逻辑器件从结构上分类，简单PLD和CPLD属于___________结构，FPGA属于___________结构。乘积项查找表10、可编程逻辑器件从编程工艺上可分为熔丝型、反熔丝型、EPROM型、________型和_________型。E2PROMSRAM11、PLD的基本结构包括输入电路、__________、__________和输出电路。与阵列或阵列12、MAX7000系列CPLD以16个宏单元构成一个_____________，而每个宏单元包括5个____________。逻辑阵列块乘积项13、乘积项扩展分为________扩展乘积项和________扩展乘积项两种方式。共享并联14、FLEX10K系列FGPA以8个逻辑单元构成一个__________，每个逻辑单元包含一个四输入的________。逻辑阵列块查找表15、对于MAXPLUSII软件，有四种新建文件形式，分别是_______、符号、________和波形。图形文本16、在VHDL程序结构中，_______用于描述输入输出端口，________用于描述系统的内部结构和行为。实体结构体17、在VHDL中与BIT数据类型很象，且应用更广泛的数据类型是_____________。STD_LOGIC18、a=’0’,b=’1’则b&a=_____,aandb=_____。10019、断言语句主要用于程序仿真，给出的提示信息分为4类，分别是失败、______、警告和注意。错误20、常用的面积优化技术包括___________、____________和串行化。资源共享逻辑优化21、一个完整的VHDL设计文件通常包括5个部分，分别是库、程序包、_________、_________和_______。实体结构体配置22、VHDL的数据对象包括常量、_________和___________。变量信号23、常用的速度优化技术包括________________、_________________和关键路径法。流水线技术寄存器配平24、常用的硬件描述语言除VHDL外还有____________、AHDL。Verilog25、std_logic数据类型包括9种状态，其中最常用的是_____、_____和Z。1026、最典型的两种状态机是________状态机和_______状态机。摩尔米粒27、原来处理一个信号需时间T，处理5个信号需5T，如采用采用3级流水线技术处理5个信号需______时间。7T/328、当进程中的敏感信号表为空时，可通过_______语句控制进程的执行和挂起。WAIT29、VHDL的基本语句分为_______语句和_______语句两大，进程语句属于____________。并行顺序并行30、子程序是结构体的一种子结构，由一组顺序语句组成，包括_________和_________两类。函数过程31、端口表指明输入/输出信号及其模式，端口模式共有四种，包括IN、_______、_______、BUFFER。OUTINOUT32、可编程逻辑器件从结构上可分为__________结构和___________结构。乘机项查找表33、在编程方式上，CPLD主要基于Ｅ2ＰＲＯＭ或ＦＬＡＳＨ存储器编程，而FPGA主要基于_______编程。SRAM34、Altera公司是著名的PLD生产厂商，其CPLD的代表产品是_________系列，而FPGA的代表产品是________系列。MAX7000FLEX10K35、________边界扫描技术主要用于解决可编程逻辑器件芯片的测试问题。JTAG36、VHDL程序存盘的文件名应与_______名一致。实体37、VHDL语言的结构体包括三种子结构，分别是块、________和________。进程子程序38、进程具有顺序和并行的双重特性是因为其本身是________，但其内部的语句是________。并行语句顺序执行39、块语句作为结构体的一种子结构，只是起单纯的分段作用，其内部都是_______语句。并行40、信号带入语句既可以是顺序语句，也可以是并行语句，当其处于进程内时它是_______语句。顺序41、MAXPLUS默认已将STD库的_______程序包包含了，所以使用标准数据类型时无需引用库和程序包。STANDARD42、8#156#对应的十进制数是________。11043、16#E1#E2对应的十进制数是________。5760044、2#1101_1110#对应的十进制数是________。22245、1001010的SRL结果是_____________，1001010的SLA的结果是_____________。0100101001010046、在VHDL语言中表示空操作的是________。NULL47、一个结构体可以有多个进程语句，进程与进程是________执行的，进程间通过________进行数据交换。并行信号48、状态机常用的有三种编码方式分别是二进制编码、________和ONEHOT编码，其中使用触发器较多但速度最快的是________。格雷码ONEHOT编码二，单选1、IP核在EDA技术和开发中具有十分重要的地位；提供用VHDL等硬件描述语言描述的功能块，但不涉及实现该功能块的具体电路的IP核为__________。AA.软IPB.固IPC.硬IPD.都不是2、大规模可编程器件主要有FPGA、CPLD两类，下列对FPGA结构与工作原理的描述中，正确的是____。CA.FPGA是基于乘积项结构的可编程逻辑器件；B.FPGA是全称为复杂可编程逻辑器件；C.基于SRAM的FPGA器件，在每次上电后必须进行一次配置；D.在Altera公司生产的器件中，MAX7000系列属FPGA结构。3、进程中的变量赋值语句，其变量更新是_________。AA.立即完成；B.按顺序完成；C.在进程的最后完成；D.都不对。4、VHDL语言是一种结构化设计语言；一个设计实体（电路模块）包括实体与结构体两部分，结构体描述________。DA.器件外部特性；B.器件的综合约束；C.器件外部特性与内部功能；D.器件的内部功能。5、下列标识符中，__________是不合法的标识符。BA.State0B.9moonC.Not_Ack_0D.signall6、关于VHDL中的数字，请找出以下数字中最大的一个：__________。AC.2#1111_1110#B.8#276#C.10#170#D.16#E#E17、下面对利用原理图输入设计方法进行数字电路系统设计，那一种说法是不正确的___。CA.原理图输入设计方法直观便捷，但不适合完成较大规模的电路系统设计；B.原理图输入设计方法一般是一种自底向上的设计方法；C.原理图输入设计方法无法对电路进行功能描述；D.原理图输入设计方法也可进行层次化设计。8、下面对利用原理图输入设计方法进行数字电路系统设计，哪一种说法是正确的：__________BA．原理图输入设计方法直观便捷，很适合完成较大规模的电路系统设计B．原理图输入设计方法一般是一种自底向上的设计方法C．原理图输入设计方法无法对电路进行功能描述D．原理图输入设计方法不适合进行层次化设计9、在一个VHDL设计中idata是一个信号，数据类型为integer，数据范围0to127，下面哪个赋值语句是正确的________。CA.idata:=32;B.idata=16#A0#;C.idata=16#7#E1;D.idata:=B#1010#;10、大规模可编程器件主要有FPGA、CPLD两类，下列对CPLD结构与工作原理的描述中，正确的是：_____DA.CPLD是基于查找表结构的可编程逻辑器件B.CPLD即是现场可编程逻辑器件的英文简称C.早期的CPLD是从FPGA的结构扩展而来D.在Xilinx公司生产的器件中，XC9500系列属CPLD结构11、基于VHDL设计的仿真包括有①门级时序仿真、②行为仿真、③功能仿真和④前端功能仿真这四种，按照自顶向下的设计流程，其先后顺序应该是：_________DA．①②③④B.②①④③C．④③②①D．②④③①12、在VHDL语言中，下列对进程（PROCESS）语句的语句结构及语法规则的描述中，不正确的是_______。CA.PROCESS为一无限循环语句；敏感信号发生更新时启动进程，执行完成后，等待下一次进程启动。B.敏感信号参数表中，不一定要列出进程中使用的所有输入信号；C.进程由说明部分、结构体部分、和敏感信号三部分组成；D.当前进程中声明的变量不可用于其他进程。13、在VHDL语言中，下列对进程（PROCESS）语句的语句结构及语法规则的描述中，不正确的是：_______DA．PROCESS为一无限循环语句B．敏感信号发生更新时启动进程，执行完成后，等待下一次进程启动C．当前进程中声明的变量不可用于其他进程D．进程由说明语句部分、并行语句部分和敏感信号参数表三部分组成14、对于信号和变量的说法，哪一个是不正确的：_________AA．信号用于作为进程中局部数据存储单元B．变量的赋值是立即完成的C．信号在整个结构体内的任何地方都能适用D．变量和信号的赋值符号不一样15、VHDL语言共支持四种常用库，其中哪种库是用户的VHDL设计现行工作库：_______DA．IEEE库B．VITAL库C．STD库D．WORK工作库16、下列4个VHDL标识符中正确的是：_______BA．10#128#B．16#E#E1C．74HC124D．X_1617、下列语句中，不属于并行语句的是：_______BA．进程语句B．CASE语句C．元件例化语句D．WHEN…ELSE…语句18、大规模可编程器件主要有FPGA、CPLD两类，下列对FPGA结构与工作原理的描述中，正确的是____。CA.FPGA全称为复杂可编程逻辑器件；B.FPGA是基于乘积项结构的可编程逻辑器件；C.基于SRAM的FPGA器件，在每次上电后必须进行一次配置；D.在Altera公司生产的器件中，MAX7000系列属FPGA结构。19、进程中的信号赋值语句，其信号更新是_______。CA.按顺序完成；B.比变量更快完成；C.在进程的最后完成；D.都不对。20、在一个VHDL设计中Idata是一个信号，数据类型为std_logic_vector，试指出下面那个赋值语句是错误的。DA.idata=“00001111”;B.idata=b”0000_1111”;C.idata=X”AB”;D.idata=B”21”;21、在VHDL语言中，下列对时钟边沿检测描述中，错误的是_____。DA.ifclk’eventandclk=‘1’thenB.iffalling_edge(clk)thenC.ifclk’eventandclk=‘0’thenD.ifclk’stab