搜索
PDEX344卡调试说明CCC2.908.246-DSCCC2.908.246A-DS编制：_____________校对：_____________审核：_____________批准：_____________新华控制工程有限公司1目录1、概述2、结构组成和工作原理2.1、简介2.2、CPU部分2.3、并行通讯接口2.4、BITBUS接口2.5、双DPU仲裁和切换3、使用说明3.1、WATCH-DOG配置3.2、并行通讯接口配置3.3、存储器配置3.4、BITBUS接口配置3.5、DPU面板指示灯与PDEX344卡的连接4、并行和BITBUS接口引脚说明5、调试说明5.1、I/O地址分配5.2、硬件调试内容5.3、具体调试说明6、使用注意事项及维护指南6.1使用注意事项6.2维护指南7、技术规范7.1、技术指标7.2、物理特性7.3、电气特性7.4、外部工作条件要求2PDEX344卡调试说明CCC2.908.246-DSCCC2.908.246A-DS1、概述PDEX344卡系ISA总线设计，集双DPU跟踪，仲裁切换及主从机通讯为一体的多功能模块。在XDPS中用于DPU与I/O站的冗余通讯。其通过仲裁切换电路实现双DPU的主辅状态仲裁和切换，同时，通过BITBUS实现与各I/O从站（XDPSBC）之间的数据交换，从而实现了系统的双冗余通讯以及以载业过程的分布式控制和管理功能。众所周知，BITBUS是由Intel公司推出的一种高速串行总线规范，用于构成分层结构的工业分布式控制系统。其互连的网络拓扑为总线式，传输链路层采用普通的双绞线（或10条扁平电缆），物理层采用EIA－RS485规范，数据链路层采用IBMSDLC（同步数据链路控制）协议，控制方式采用命令/响应方式，主从结构，系统内节点（或从站）数可达250个，站间距离最大300米；数据传输率共三种，分别为：62.5Kbps、375Kbps和500K~2.4Mbps。PDEX344卡在BITBUS部分硬件上设计为与Intel有关产品兼容，取消了同步串行通讯方式，并在串行通讯接口信号上实现了光电隔离，从而大大提高硬件之可靠性。软件采用了经过改进的DCX51执行程序，将BITBUS原来每帧只能传送20字节之限制扩展至每帧71字，提高了通讯效率，同时，为防止PC系统总线接口的锁死而设计的软硬件复位功能，更增加了系统的可靠性。2、结构组成和工作原理2.1、简介PDEX344卡由8344BEM及其外围电路组成，图2-1为PDEX344卡电原理框图。。PDEX344卡的基本模块包括：a、CPU部分，由微处理器、程序存储器、数据存储器等组成。b、并行通讯接口c、串行通讯接口（BitBus）d、硬件看门狗（WATCH-DOG）e、双机仲裁电路图2-1、PDEX344卡电原理图32.2、CPU部分CPU部分的核心是8344增强型单片微控制器（BEM）。8344芯片由8051单片机和称为串行接口单元的SIU及SDLC控制器组成，以12MHz的时钟运行。正是由于8344的双CPU结构，使其串行通讯的速度大大提高。8344的双CPU结构见图2-2。图2-2、8344的双CPU结构2.3、并行通讯接口2.3.1、概述并行通讯接口支持BITBUS硬件经过三个I/O口（数据、命令、状态）的信息传输协议。这个接口包括两个单向的，一字宽度的FIFO（先进先出）队列，对相应的I/O口作读写存取，字节可以按照命令字节或数据字节被排队（或不排队），这取决于I/O地址的写（或读）。每个队列在命令和数据之间建立一种强迫同步，因而消除了把命令错读为数据或把数据错读为命令的可能性。状态字节包括两个队列的操作状态。PC系统可以由探询状态字节或中断两种方式来读这些字节。2.3.2字节传送：PDEX344的字节FIFO接口在卡件和PC系统之间提供所需要的缓冲，一个FIFO接口用做PC系统-PDEX344卡的字节传输，另一个用做PDEX344卡-PC系统的字节传输。PC系统和8344BEM通过不同的8位并行总线存取队列。两个都是一个字节的深度。探询和中断传输方式支持两个队列。字节传送过程如图2-3所示。图2-3、字节FIFO传送4a、数据和命令PDEX344卡上同步队列的读和写取决于状态字节。状态字节的一位表示PDEX344卡的输入队列是否满。只有当不满的时候，数据或命令字节才能被写到输入队列。状态字节的另一位指示PDEX344卡的输出队列是否空闲，只有是非空闲的数据或命令字节才能从这个队列读出。这些规则必须遵守，因为8044BEM没有总线等待能力。状态字节的这些位链接到8044BEM的中断。当输出队列从满变为不满时，以及输入队列从空变为不空状态时都会产生一个中断，如果这些条件之一发生，PDEX344卡的监控程序就等待一个中断而不去探询状态字节。b、BITBUS的信息传输协议：DPU和PDEX344卡之间的信息传输总是以BITBUS信息的形式传输的，是由一个命令字节定界的一串数据字节组成，信息中的第一个数据字节值表示信息中的字节数，但信息的头两个字节（链接段）不在BITBUS上传送。2.3.3、字节FIFO的程序设计：PDEX344卡的字节FIFO接口必须由一个软件处理程序控制，BITBUS工具箱软件支持包为PC存取字节FIFO接口提供有接口处理程序，这些处理程序可以接口到MS－DOS，但只支持探询方式。如果系统工作在中断方式，必须在BITBUS工具箱中附带出的一个或几个例子之后，提供一个仿造的处理程序，另外，我们还提供一个BorlandC++编制的通讯接口库，用户无须了解内部具体这工作过程，只需调用接口库中相应函数即可。下表列出有关的I/O编址信息。表2－1字节I/O编址寄存器功能地址出厂配置注释数据BASE208H读/写命令BASE＋220AH/状态BASE＋420CH读/写2.3.4、PDEX344卡接口阻塞现象及解决办法a、阻塞现象一般的PDEX344卡在使用时，有时会发生一种现象：软件不承认PDEX344卡。这一般发生在两种情况下：①在BBM使用中出现：如果地址设置正确，PDEX344卡一直正常工作，而突然有一次一进入BBM监控程序即出现如下提示：DOSX.X（038-N）BITBUSMonitor,V2.0CopyrightIntelCorporation1985,1987Warning:CouldnotfineBITBUScompatibleadaptermounted.或正在BBM中正常使用PDEX334卡，突然对一命令作如下提示：05A0E$PORT$NOT$SET,即提示PDEX344卡端口设置错误。②在应用软件中发生：即在用户应用程序的编制过程中，发送或接收数据时应答状态不满足应有条件，以至于不能与下位机通讯，或不能正确访问PDEX344卡（作从站时）。上述现象即称为“阻塞”（CLODGED），其产生的原因是：发送了一段无效的数据，或一个命令正确发生后收到的回答信息不全。我们将阻塞分为可恢复阻塞和5不可恢复阻塞（死锁）两种。以下分别说明解决办法。b、可恢复阻塞解决办法可恢复阻塞可通过在BBM中运行FLUSH命令加以恢复。c、不可恢复阻塞（死锁）解决办法对不可恢复阻塞，采用FLUSH命令无济于事，我们称之为死锁。出现死锁时，一般的解决办法是复位主机，重新引导，这会在使用时给用户带来很大不便，更可怕的是，如果在应用程序中出现死锁，除了退出自已的系统外，用户就毫无办法。这是所有用户均无法接受的。为解决上述问题，我们在PDEX344卡上专门设计了防死锁电路。一旦出现死锁现象，可向状态口（一般为20CH上）写一任意数，产生一触发脉冲，复位8344CPU及有关电路，从而解除死锁现象。2.4、BITBUS接口PDEX344的BITBUS接口由8344的串行接口单元，光电隔离器和半双工RS－485驱动器和接收器组成。支持375Kbps和62.5Kbps两种自时钟操作方式。为各种不同的用途提供了良好的性能和距离选择。在所有情况下，除使用重复器的自时钟方式外，BITBUS仅需一对差分线。如图2-4所示：图2-4、BITBUS接口8344的串行接口单元（SIU）是一个智能的高级数据链/同步数据链（HDLC/SDLC）串行口通讯控制器，它编码和译码数据，控制标志，提供自动地址识别，并且生成和检验16位的循环冗余校验码（CRC）。因为它清楚地描述了各个段，8344BEM不需要一个字符一个字符的解释不同的控制段和信息段。HDLC/SDLC类型串行通讯按帧传送，一帧包括六个字段：前置帧同步，标志、地址、控制、信息和帧校验序列。前置帧同步段（PFS）用于与时钟同步，帧校验序列段（FCS）包含该帧的打开标志和关闭标志之间的所有位计算后的CRC。帧的格式见下表：表2-2、帧的格式前置帧同步段打开标志地址段控制段1010011111108位8位信息段帧校验序列关闭标志可变（0到255字节）16位01111110BITBUS使用IBMSDLC类型的串行接口协议，从共享BITBUS互连系统的观点，外部接口定义为三个协议层：物理层，数据链路层和信息控制层。物理层定义BITBUS互连的硬件接口，包括这样一些内容，如传输介质的双扭线时，9脚D型超小型阴连6接器作为线路链路，RS－485驱动器和接收器用于数据传输。数据链路层定义BITBUS互连上设备到设备的帧传输，信息控制层定义BITBUS互连上的用户任务接口，在BITBUS互连上的设备是由单一的主设备和多达250个从设备链接成的多站配置。2.4.1、数据链路层协议数据链路层协议是一个没有选择的SDLC的子集，除IBM同步数据链控制信息规范外，BITBUS包含以下限制：1)下列几种无编号，类型的帧被认可；断开（DISC），无编号确认（UA），置正常响应方式（SNRD），帧拒收（FRMR）和请求断开（RD）。2)所有的管理和信息帧都认可。3)限定主设备在放弃链接以前发送一帧数据(即每个主设备帧必须是一个结束帧)。4)限定从设备在放弃链连以前发送一帧数据（即每个从设备帧必要是一个结束帧）.5)无法补救的协议错误定义为下列之一：a.接收到一个不期望的响应序列。b.接收到不期望的无计数的帧。c.当等待接收由从设备来的一帧时，连续两次超时期满。6)当一个无法补救的协议错误发生时，前面传输的所有帧都作为未提交的帧返回给发送者，和设备相关的协议在下一个企图要发送设备上自动地重新同步。7)拒收控制帧（FRMR）是截断的。标准的FRMR帧类型包括两个字节信息段。BITBUS协议使用的FRMR帧没有信息段。2.4.2、信息控制协议信息控制协议定义通过BITBUS按帧传输的信息结构和功能。协议要求经过BITBUS传输的每个命令信息，接收者最后必须发回一个应答信息。信息控制协议还定义了错误检查和处理的方法。如果在传送一个命令信息时发生了错误，一个回答信息就发回发送器表示错误。如果在传送回答信息发生错误，则回答被废弃。当一个无法补救的协议错误发生，或者信息不能给出时，错误回答信息经过信息控制接口返回。2.4.3、信息传输协议BITBUS上的通信必须遵守下列规则：1)所有帧的信息段是由信息长度开始发送的信息。2)命令只能由主设备传送。3)一旦命令信息发送到一个从设备，该从设备和所有别的从设备一起被探询，直到接收到一个回答信息为止。对于任何从设备，可以同时有不多于7个未处理的命令信息。4)当主设备正在发一个命令信息时，如果从设备失去与主设备的同步，命令信息就作为回答信息，返回给发送者，并在命令/响应段中设置一错误状态。在信息已被发送后，如果一个从设备失去与主设备的同步，不能返回协议错误的信息。5)当发送回答信息时，如果从设备失去与主设备的同步，信息作废。72.5、双DPU仲裁和切换2.5.1、双DPU仲裁a、PDEX344的双DPU仲裁电路之工作原理为：双DPU各自将自身的诊断结果送到仲裁电路上，并读取相应的仲裁结果，以确定自身的主辅状态。参与仲裁的因素如下；☆、状态0☆、状态1☆、状态2☆、Watch-Dog溢