3存储器系统

整理文档很辛苦,赏杯茶钱您下走!

免费阅读已结束,点击下载阅读编辑剩下 ...

阅读已结束,您可以下载文档离线阅读编辑

资源描述

《第5章多级结构的存储器系统》主要内容:RAM、SRAM、DRAM、ROM、EEROM、磁盘、光盘、内存、外存、高速缓存、虚拟存储器、程序运行的局部性原理、多级存储系统5.1概述从物理层面看半导体存储器:SRAM,DRAM,ROM,EEPROM……磁盘存储器:硬盘光盘存储器从冯诺依曼计算机的组织结构看,从CPU的角度看,存储器分为:内存(主存):存放计算机中当前运行的程序和数据。CPU从内存中读取指令和数据,并把计算结果写回内存。主存使用半导体存储器。外存(辅存):存放计算机中的程序和数据,在CPU需要时才调往主存。所存储的信息可以长期保存。外存主要由硬盘、磁带、光盘等构成。相对于内存,外存读写速度慢,但容量大,价格低廉。从逻辑角度,存储器系统分为3级,2个层次,包括:缓存层次:由缓存(Cache)-主存构成。目的是为了和CPU的速度相匹配。缓存是速度比主存快、容量比主存小的半导体存储器SRAM组成。虚存层次:由主存-辅存构成。目的是为了和CPU希望访问信息的容量相匹配。根本目的是使CPU访问存储器的读写速度接近于高速缓存,容量和成本接近于虚存,实现一个性能/价格比较高的存储系统。层次间应满足的原则:一致性原则:处在不同层次的同一个信息应保持相同的值。包含性原则:处在内层的信息一定被包含在其外层的存储器中,反之不成立。存储器系统能够有效工作的根本原因:程序的局部性特征。早期的计算机直接访问内存,没有缓存和虚存。5.2存储器分类按存储介质分类:①半导体存储器:MOS型存储器:集成度高、功耗低、成本低;但速度慢。双极型(TTL型或ECL型):用作主存或高速缓存。②磁表面存储器:将磁性材料涂复于金属或塑料基体上,用磁层记录信息,例如磁盘、磁带等。容量大、速度慢、价格低,一般用作辅助存储器。③光存储器:基于激光技术的存储器,如光盘。存储容量很大,用作辅助存储器。按访问方式分类:随机访问存储器(RandomAccessMemory,RAM)访问任何一个单元的时间都相同。RAM的物理实现是半导体存储器。主存和高速缓存都属于随机访问工作方式。只读存储器(ReadOnlyMemory,ROM):只可一次写入、多次读出,与RAM类似。可靠性高和成本低。ROM和RAM可以共享主存的地址空间,是主存的组成部分。ROM用来保存断电后依然不丢失的信息,例如计算机的引导程序,各种字符及符号的字型库等。顺序访问存储器(SerialAccessStorage):访问不同存储单元需要的时间不同。磁盘、磁带等磁介质存储器属于这种工作方式。按信息是否易失分类:RAM中保存的信息在断电后立即消失,被称作易失性存储器。ROM、磁性存储器、光存储器中保存的信息能长期保存,不受断电的影响,称作非易失性存储器。如果当前操作的结果保存在易失性存储器中,必须将其转移到非易失性存储器中,才可以结束当前的工作;否则,这些信息将被丢失。5.3主存储器RAM的基本原理:主存储器是整个存储系统的核心,计算机运行期间所需的程序和数据都存放在这里,CPU可直接地、随机地访问主存中任何单元。主存储器是随机访问存储器,可由RAM和ROM组成。RAM的结构5.3.1静态存储器(SRAM)StaticRandomAccessMemory基本存储元是触发器。Sel:地址选择线,即字线。地址译码器的输出,用于选择字。Sel=0时,晶体管T截止,触发器与外界隔离,实现信息存储。Sel=1时,晶体管T导通,结点a与结点data接通。Write=1且Read=0:数据输入端di与结点data接通。若sel=1,则新的信号值将到达结点a,经过2级反向器的传输延迟后,再次到达结点a,形成反馈。触发器将保持此值不变。实现写入存储元的功能。Write=0且Read=1:结点data与数据输入端di断开,而与数据输出端qi接通;使触发器中原来保存的值到达SRAM的输出端qi。实现从存储元读出的功能。5.3.2动态存储器DynamicRandomAccessMemory(DRAM)的基本原理:虚线框内是DRAM的基本存储元。依靠储存在电容C上的电荷保存信息。电容C上有电荷表示'1';电容C上无电荷表示'0'。Sel=1时,DRAM的基本单元被选中,MOS晶体管T导通,可以通过T向电容C充电或放电。Sel=0时,晶体管T截止,电容C被隔离,电容上的电荷得以保存。写数据:data=1,通过晶体管T向电容C充电;data=0,电容C上的电荷通过晶体管T向结点data放电。读数据:若原来C上有电荷,则经过晶体管T在数据线data上产生读电流;若原来C上无电荷,则数据线data上无电流。以数据线上是否有电流鉴别原来储存的信息是‘1’还是‘0’。破坏性读出,必须采取重写措施以恢复原来的信息。重写使读写周期延长。由于漏电流的存在,电容上的电荷会丢失。为了防止信息丢失,每隔一段时间必须对电容补充电荷(称作刷新)。刷新的时间间隔取决于漏电流的大小,漏电流的大小和集成电路工艺有关,刷新周期的典型值为2ms。DRAM的读操作是一种破坏性读出,读出数据之后必须紧跟一个重写,给电容C充电。所以,读操作可以补充相应电容C上的电荷,实现刷新。以刷新为目的的读操作称作假读,为了保证信息的安全,刷新操作应优先于正常的读/写操作,正常的读/写操作被延后。DRAM的刷新方式:假定DRAM允许的刷新周期为2ms,容量为1024字,128行,读写周期=100ns,每行的刷新一般与一次的读/写周期相等。分散(布)式刷新:把每行存储元件的刷新分散安排在各个读写周期内即把读写周期分为两段,前段表示读写,后段表示刷新时间。DRAM的刷新方式:集中式刷新:在整个的2ms的时间内集中对每一行进行刷新,刷新时读/写操作停止。异步式刷新:将集中式和分散式结合起来,即在2ms内分散地把128行刷新一遍.5.3.3ROM保存的信息不会丢失,工作时只能读出,不能写入。向ROM写入原始数据的过程称为编程,依据编程方法的不同,可将ROM分为以下4类:掩模式只读存储器一次可编程只读存储器(PROM)可擦除的可编程只读存储器(EPROM)闪速存储器(FlashMemory):掩膜式ROM特点:数据在芯片制造过程中就已确定,由厂家制成,用户不能修改。存储元:二极管,双极型晶体管,MOS管工作原理:管子的基极连选择线,该管导通,反向后输出为“1”,反之输出为“0”。优点:可靠性和集成度高。缺点:不能重写PROM特点:用户可自行改变产品中某些存储元的数据,可编程一次。存储元:二极管,双极型晶体管,MOS管工作原理:熔丝型PROM:熔丝烧断输出为1,不断为0.PN结击穿型:可编程的连接点之间是PN结;编程时有选择地将某些PN结击穿,实现连接。优点:可以根据用户需要编程。缺点:只能一次性改写EPROM:可擦除可编程只读存储器(ErasibleProgrammableROM)特点:可以用紫外光照射或电擦除原来的数据,然后再重新写入新的数据。存储元:MOS管优点:可以多次改写ROM中的内容。FlashMemory:闪速存储器快速擦写存储器,可以低电压在线进行擦除和重写。EEPROM可以进行字节擦除,而FlashMemory不能按字节擦除,只能整片擦除。大容量、低价格。用于固态盘,U盘。5.3.4主存储器的主要技术指标:存储容量M:字数*字长,KB,MB,GB,TB存取时间Ta:从CPU向主存发出读(写)命令的时刻开始,到主存送出(写入)数据的时刻为止,称为读出(写入)时间。一般情况下,将读出时间和写入时间不加区分,统称为存取时间。存取周期Tm:连续2次访问主存所需的最小时间间隔称为存取周期或读写周期。一般情况下,TmTa。主存带宽Bm:每秒钟从主存中读出的字节数称为主存带宽,表示主存的数据传输率。平均无故障时间(MeanTimeBetweenFailures,MTBF):表征存储器的可靠性。功耗5.4构成主存储器的有关技术5.4.1主存容量的扩展目前的工艺水平,单个芯片的存储容量往往难以系统对主存储器的需求,需用多个RAM芯片进行扩展,组成主存储器。扩展分为:字向扩展位向扩展字位扩展5.4.2单向数据总线和双向数据总线若CPU和主存在同一个芯片内,可使用单向总线。若CPU和主存不在同一个芯片内,则应使用双向数据总线,因为数据总线所用引脚数量可减少一半,降低成本。但CPU和主存之间数据传送的复杂程度略有增加。假设基本RAM芯片的规格为64K×8。需求主存储器的容量为256K×16位。则需要4片作字向(纵向)扩展。假设基本RAM芯片的规格为16K×8。需求主存储器的容量为64K×16位。则需要4组作字向(纵向)扩展,每组2片作位向(横向)扩展,总共使用8片RAM芯片。5.4.3地址码的一级译码和二级译码一级(单)译码方案:输入地址不分段,译码器输出的地址连接到代表一个字的n个基本单元。二级(双)译码方案:输入地址被等分为2部分,称为行地址X和列地址Y,行地址经行译码器译出,列地址经列译码器译出。有利于降低译码器的成本。CPU向主存传送地址分为:一次传送和二次传送。二次传送:第一次传送行地址,第二次传送列地址。二次传送使地址总线的宽度减半,减少了芯片引脚的数量,降低了成本。但是,由此而加长了地址传送所需要的时间,降低了读写速度。DRAM的地址采用二次传送方式。5.4.4主存的检错与纠错计算机运行过程中,CPU和主存频繁地交换数据,为了提高数据传输的可靠性,可以设立检错/纠错电路。现代微型计算机中的容错能力可以分为以下3个等级:无检错/纠错电路。设奇偶校验电路,通常是8位数据配1个奇校验位。此方案可以检验1位出错的发生,但无纠错能力。设检错/纠错电路(ErrorCheckingandCorrecting,ECC),通常采用海明码。ECC码的开销为:32位的数据需要配7位ECC码,64位的数据需要配8位ECC码。主存的组织结构:单体单字结构:主存由1个基本模块组成,以“字”为单位进行读/写操作。单体多字结构:存储体由多个基本模块组成,每个基本模块的数据宽度为1个字(宽度为W)。多个基本模块公用一套地址寄存器和译码电路,多个模块并行工作,一次读(或写)操作可以并行读出连续的多个字。可以将这多个存储体看作1个字长为n*W的大存储器,能够提高存储器的吞吐率。多体交叉结构:存储体由多个基本模块组成,每个基本模块的数据宽度为1个字(宽度为W),彼此是单独的存储体不共享地址寄存器和译码器。交叉方式:用地址码的低位字段经过译码选择不同的模块,而高位字段指向相应模块内的存储字。这样,连续地址分布在相邻的不同模块中,而同一模块内的地址都是不连续的。因此,对连续字的成块传送,交叉方式的存储器可以实现多模块流水式并行存取,大大提高存储器的带宽。由4个模块组成的单体多字结构由4个模块组成的模4交叉编址结构。地址低2位决定存储体号数据总线来自CPU:地址寄存器MDR地址译码MAR存储体0MDR地址译码MAR存储体1MDR地址译码MAR存储体2MDR地址译码MAR存储体3存储体译码主存的并行读写技术由4个模块组成的模4交叉编址结构的分时工作示意图,在理想情况下,存取速度达到原来的4倍。存储体0存储体1存储体2存储体35.4.6CPU与主存的协同工作—同步与异步异步工作方式读操作:CPU将地址发送至地址总线,主存接受地址并译码。CPU发出读命令,然后等待主存发回的工作完成信号。主存接到读命令后,将数据读出送至数据总线并发出工作完成信号。CPU接到主存的工作完成信号后,接受来自数据总线的数据。开始下一次的读/写操作。写操作:CPU将地址发送至地址总线,主存接受地址并译码。CPU将数据发送至数据总线。CPU发出写命令,然后等待主存发回的工作完成信号。主存接到写命令后将数据总线上的数据写入指定单元并发出工作完成信号。CPU接到主存的工作完成信号后,可以开始下一次的读/写操作。同步工作方式CPU和主

1 / 22
下载文档,编辑使用

©2015-2020 m.777doc.com 三七文档.

备案号:鲁ICP备2024069028号-1 客服联系 QQ:2149211541

×
保存成功