24秒篮球赛控制时间计时器的设计

电子与信息学院电子课程设计-1-一、设计报告学院电子与信息学院课程名称电子电路课程设计设计题目24秒篮球赛控制时间计时器的设计专业班级姓名学号指导教师时间电子与信息学院电子课程设计-2-一．课题名称24秒篮球赛控制时间计时器的设计二、制作任务制作一个时间计时器，用于篮球赛控制时间的限时警示电路。三、设计要求A、24秒递减及有显示功能，计时器递减到零时数码显示器不仅灭灯，同时发出声光报警信号。B、计时器具备两位数码显示，启动清零，暂停，连续和复位清零等功能。C、计时间隔为1秒，误差≤3ms。四、原理方框图与设计思路包括秒脉冲发生器、计数器、译码与显示电路、报警电路和控制电路（辅助时序控时间计时器原理框图秒脉冲发生器计数器译码显示外部操作开关控制电路灯管显示电子与信息学院电子课程设计-3-制电路）等五个部分组成。计时电路递减计时，每隔1秒钟，计时器减1。其中计数器和控制电路是系统的主要部分。计数器完成24秒计时功能，而控制电路完成计数器的直接清零、启动计数器、暂停/连续计数、译码显示电路的显示与灭灯等功能。当计时器递减计时到零（既定时时间到）时，显示器上显示00，同时二极管闪亮。设计思路：秒脉冲信号经过递减计数器，译码器，再由数码管显示出来，中间包括控制电路。五、主要元器件原理介绍1、共阴极数码管数码显示器可显示系统的运行状态及工作数据，我们所选用的是发光二极管（LED）显示器，它分为两种，共阴极（BS201/202）与共阳极（BS211/212），我们所选的是共阴极，它是将发光二极管的阴极短接后作为公共极，当驱动信号为高电平时，阴极必须接低电平，才能够发光显示。共阴极数码管的外引脚及内部电路如下图：2、七段显示译码器74LS48驱动共阴极显示器的译码器输出为高电平有效，所以选用74LS48驱动共阴极的发光二极管显示器。下图是74LS48外引线排列图与功能表：电子与信息学院电子课程设计-4-74LS48工作原理：译码器输入端为二进制码，经译码器后，输出端分别与七段显示器的的输入端对应连接。⑴消隐（灭灯）输入端BI为低电平有效。当消隐（灭灯）输入端BI=0时，不论其余输入端状态如何，所有输出为零，数码管七段全暗，无任何显示；当消隐输入端BI=1时译码器译码。⑵灯测试（试灯）输入端LT为低电平有效。当灯测试（试灯）输入端=0（/=1）时，不论其余输入端状态如何，所有输出为1，数码管七段全亮，显示8。可用来检查数码管、译码器有无故障；当灯测试输入端LT=1时译码器译码。⑶脉冲消隐（动态灭灯）输入RBI为低电平有效。当RBI=1时，对译码器无影响；当BI=LT=1时，若RBI=0，输入数码是十进制的零时，数码管七段全暗，不显示；输入数码不为零时，则照常显示。在实际使用中有些零是可以不显示的，如004.50中的百位的零可不显示；若百位的零可不显示，则十位的零也可不显示；小数点后第二位的零，不考虑有效位时也可不显示。脉冲消隐输入RBI=0时，可使不显示的零消隐。3、8421BCD码递减计数器计数器选用中规模集成电路74LS192进行设计较为简便。74LS192是十进制可编程同步加锁计数器，它采用8421码二-十进制编码，并具有直接清零、置数、加锁计数功能。其中CPU、CPD分别是加计数、减计数的时钟脉冲输入端(上升沿有效)。LD是异步并行置数控制端(低电平有效),CO、BO分别是进位、借位输出端(低电平有效),CR是异步清除端,D0～D3是并\行数据输入端，Q3～Q0是输出端。我们将用到的是它的减计数功能。下图是74LS192外引线排列图与功能表：电子与信息学院电子课程设计-5-74LS192的工作原理是：当/LD=1,CR=0时，若时钟脉冲加入到CPU端，且CP置数=1,则计数器在预置数的基础上完成加计数功能，当加计数到9时，/CO端发出进位下跳变脉冲；若时钟脉冲加入到CPD端，且CPU=1，则计数器在预置数的基础上完成减计数功能，当减计数到0时，/BO端发出借位下跳变脉冲。由74LS192构成的24递减计数器其预置数为N=(00100100)8421BCD=(24)10。它的计数原理是：只有当低位/BO1端发出借位脉冲时，高位计数器才作减计数。当高、低位计数器处于全零，且CPD为0时，置数端/LD2=0,计数器完成并行置数，在CPD端的输入时钟脉冲作用下，计数器再次进入下一循环减计数。4、辅助时序控制电路为了保证系统的设计要求，在设计控制电路时，应正确处理各个信号之间的时序关系。从系统的设计要求可知，控制电路要完成以下四项功能：①操作“直接清零”开关时，要求计数器清零。②闭合“启动”开关时，计数器应完成置数功能，显示器显示24秒字样；断开“启动”开关时，计数器开始进行递减计数。③当“暂停/连续”开关处于“暂停”位置时，控制电路封锁时钟脉冲信号CP，计数器暂停计数，显示器上保持原来的数不变，当“暂停/连续”开关处于“连续”位置时，电子与信息学院电子课程设计-6-计数器继续累计计数。④当计数器递减计数到零(即定时时间到)时，控制电路应发出报警信号，使计数器保持零状态不变，同时报警电路工作。下图是辅助时序控制电路图。图(a)是置数控制电路，/LD接74LS192的预置数控制端，当开关S1合上时，/LD=0，74LS192进行置数；当S1断开时，/LD=1，74LS192处于计数工作状态，从而实现功能②的要求。图(b)是时钟脉冲信号CP的控制电路，控制CP的放行与禁止。当定时时间未到时，74LS192的借位输出信号路，/BO2=1,则CP信号受“暂停/连续”开关S2的控制，当S2处于“暂停”位置时，门G3输出0，门G2关闭，封锁CP信号，计数器暂停计数；当S2处于“连续”位置时，门G3输出1，门G2打开，放行CP信号，计数器在CP作用下，继续累计计数。当定时时间到时/BO2=0,门G2关闭，封锁CP信号，计数器保持零状态不变。从而实现了功能③、④的要求。注意，/BO2是脉冲信号，只有在CPD保持为低电平时,/BO2输出的低电平才能保持不变。至于功能①的要求，可通过控制74LS192的异步清零端CR实现。5、555振荡模块如下图，由NE555构成的多谐振振荡器，接通电源后，电容C1被充电，VC上升，当VC上升到2/3VCC时，触发器被复位，同时放电BJTT导通，此时V0为低电平，电容C通过R2和T放电，使VC下降，当下降至1/3VCC时，触发器又被置位，V0翻转为高电平。当C放电结束时，T截止，VCC将通过R2和R1、RE向电容器充电，VC由1/3VCC上升到2/3VCC。当VC上升到2/3VCC时，触发器又发生翻转，如此周而复始，电子与信息学院电子课程设计-7-在输出端就得到一个周期性的方波，其频率为：f=1.43/[(R1+2R2)C]。在这里我们选择R2=68K，C1=10uf，只要用一个可变电阻器代替R1，并将它调至7K即可输出1HZ，达到要求。六、所用元器件的编号列表元件名称型号规格数量备注数码管共阴极小号2七段译码显示器74LS48直插式216脚8421BCD码计数器74LS192直插式216脚脉冲电路555直插式18脚非门集成芯片74LS04直插式214脚二输入与非门集成芯片74LS10直插式114脚四输入与非门集成芯片74LS00直插式114脚电容电解0.1uF、10uF2色环电阻Rest10K、15K、68K若干发光二极管LED小号1开关按键、拨动一路、两路3电线若干电子与信息学院电子课程设计-8-七、总电路图123456ABCD654321DCBATitleNumberRevisionSizeBDate:24-Jan-2007SheetofFile:G:\新建文件夹(3)\MyDesign2.ddbDrawnBy:abfcgde123abfcgde1235557628435112345678910111213BO2CPoCPuCR74LS19212345678910111213BO2CPoCPuCR74LS19212677448abcdefg7448abcdefg+5VG10.1μF10μFS3S115k10K10K1K10K10K68kS2+5V+5V+5V+5VG2+5V+5VG4G3+5V+5V+5V暂停连续启动工作清零电子与信息学院电子课程设计-9-参考文献1、韩克、柳秀山《电子技能与EDA技术》·第一版·暨南大学出版社·2004年12月出版·第44、70、151-155页2、余孟尝《数字电子技术基础简明教程》·第二版·高等教育出版社·2005年11月出版·第1-391页