2014北科计算机组成原理试题

1北京科技大学2014年硕士学位研究生入学考试试题=============================================================================================================试题编号：869试题名称：计算机组成原理（共9页）适用专业：计算机科学与技术、软件工程、计算机技术（专业学位）、软件工程（专业学位）说明：所有答案必须写在答题纸上，做在试题或草稿纸上无效。=============================================================================================================一、填空（满分40分，每题2分）1．存储程序原理是指，它是型计算机体系结构的核心思想。2．设浮点数长16位，高8位是阶码，含1位阶符，低8位是尾数，含1位数符，阶码和尾数均用补码表示，基值（底）为2，尾数为规格化、无隐藏位，机器数为FC60H的十进制真值是，十进制真值ll/128的规格化浮点编码是（16进制助记形式）。3．已知[x]补=x0.x1x2...xn，则[-x]补=_______________。4．设机器数长8位，定点小数，最高位是符号位，12823的原码是，6435的补码是。5．若浮点数格式中阶码的底一定，且尾数采用规格化表示法，则浮点数的表示范围取决于______________的位数，而精度取决于______________的位数。6．半导体随机读写存储器包括_________和__________，前者的速度比后者快，但集成度不如后者高。7．存储系统中，CPU能直接访问__________和__________，但不能直接访问磁盘和光盘。8．设主存储器容量为64K32位，则CPU中用做主存接口的寄存器MAR的位数是，MBR的位数是。9．中断周期前的CPU工作周期是，中断周期后的CPU工作周期2是。10．移码表示法主要用于表示，以利于在加减运算的操作中比较大小。11．某机指令字长24位，定长操作码，共能完成129种操作，采用单地址格式可直接寻址的范围是__________，采用二地址格式指令，可直接寻址范围是__________。12．用74181和74182组成64位多重进位运算器，则需____________片74181和____________片74182。13．寄存器间接寻址方式中，操作数存放在，寄存器中存放的是。14．CPU从__________取出一条指令并执行这条指令的时间称为__________。15．微程序中的微指令是指。16．当前正在执行的指令保存在CPU的寄存器中，运算结果如溢出、为负、为零等状态标志保存在CPU的寄存器中。17．设相对寻址的转移指令占两个字节,第一字节是操作码，第二字节是用补码表示的相对位移量，若转移指令地址为200aH，要求转移到2002H，则该转移指令第二字节内容为。18．为运算器构造的简单性，运算方法中常采用______加减法、______乘除法或补码乘除法。19．组合逻辑控制器的基本思想是：某一微操作控制信号是______译码输出，______信号和各种状态信号的逻辑函数。20．组合逻辑控制器所采用的三级时序是指__________、__________和脉冲等三级。二、选择（满分30分，每题1分）1．一个8位的二进制整数，若采用补码表示，且由3个“1”和5个“0”组成，则最小值为______。A．-127B．-32C．-125D．-32．下列数中最大的数是。A．(10011001)2B．(227)8C．(98)16D．(152)1033．若浮点数用补码表示，则判断运算结果是否为规格化数的方法是。A．阶符与数符相同为规格化数B．阶符与数符相异为规格化数C．数符与尾数小数点后第一位数字相异为规格化数D．数符与尾数小数点后第一位数字相同为规格化数4．假定下列字符码中有奇偶校验位，但没有数据错误，采用偶校验的字符码是。A．11001011B．11010110C．11001001D．110000015．计算机的存储器采用分级方式是为了。A．减少主机箱的体积B．解决容量、速度、价格三者之间的矛盾C．存储大量数据方便D．操作方便6．下面所述不正确的是。A．RAM可随机存取信息，掉电后信息丢失B．访问RAM时，访问时间与单元的物理位置无关C．内存中存储的信息均是不可改变的D．随机存储器和只读存储器可统一编址7．某计算机字长32位，存储容量为4MB，若按半字编址，它的寻址范围是______。A．4MB．3MC．2MD．1M8．在定点二进制运算器中，减法运算一般通过来实现。A．原码运算的二进制减法器B．补码运算的二进制减法器C．补码运算的十进制加法器D．补码运算的二进制加法器9．在向下生成的堆栈中，如果入栈指令PUSHX的操作定义为：SP←(SP)+1，M(SP)←M(X)，则出栈指令POPX应定义为。A．SP←(SP)-1，M(X)←M(SP)B．SP←(SP)+1，M(X)←M(SP)C．M(X)←M(SP)，SP←(SP)-1D．M(X)←M(SP)，SP←(SP)+110．以下四种类型指令中，执行时间最长的是。A．RR型B．RS型4C．SS型D．SR型11．微程序控制器中，机器指令与微指令的关系是。A．每一条机器指令由一条微指令来执行B．每一条机器指令由一段微指令编写的微程序来解释执行C．每一条机器指令组成的程序可由一条微指令来执行D．一条微指令由若干条机器指令组成12．从控制存储器中读取一条微指令并执行相应操作的时间叫A．CPU周期B．微周期C．时钟周期D．机器周期13．挂接在总线上的多个部件。A．只能分时向总线发送数据，并只能分时从总线接收数据B．只能分时向总线发送数据，但可同时从总线接收数据C．可同时向总线发送数据，并同时从总线接收数据D．可同时向总线发送数据，但只能分时从总线接收数据14．单地址指令中为了完成两个数的算术运算，除地址码指明的一个操作数外，另一个常需采用______。A．堆栈寻址方式B．立即寻址方式C．隐含寻址方式D．间接寻址方式15．同步控制是______。A．只适用于CPU控制的方式B．只适用于外围设备控制的方式C．由统一时序信号控制的方式D．所有指令执行时间都相同的方式16．为了便于实现多级中断，保存现场信息最有效的办法是采用______。A．通用寄存器B．堆栈C．存储器D．外存17．下面浮点运算器的描述中正确的句子是：______。A．尾数部件只进行乘法和除法运算B．阶码部件可实现加、减、乘、除四种运算C．阶码部件只进行阶码相加、相减和比较操作5D．尾数部件只进行乘法和减法运算18．在定点数运算中产生溢出的原因是。A．运算过程中最高位产生了进位或借位B．参加运算的操作数超出了机器表示的范围C．寄存器的位数太少，不得不舍弃最低有效位D．运算的结果超出了机器的表示范围19．在浮点数加减法的对阶过程中，。A．将被加（减）数的阶码向加（减）数的阶码看齐B．将加（减）数的阶码向被加（减）数的阶码看齐C．将较大的阶码向较小的阶码看齐D．将较小的阶码向较大的阶码看齐20．四片74181和1片74812器件相配合，具有如下进位传递功能______。A．串行进位B．组内先行进位，组间先行进位C．组内先行进位，组间串行进位D．组内串行进位，组间先行进位21．指令系统采用不同寻址方式的目的是______。A．实现存贮程序和程序控制。B．缩短指令长度，扩大寻址空间，提高编程灵活性。C．可直接访问外存。D．提供扩展操作码的可能并降低指令译码的难度。22．系统总线地址的功能是______。A．选择主存单元地址B．选择进行信息传输的设备C．选择外存地址D．指定主存和I/O设备接口电路的地址23．算术右移指令执行的操作是______。A．符号位填0，并顺次右移1位，最低位移至进位标志位B．符号位不变，并顺次右移1位，最低位移至进位标志位C．进位标志位移至符号位，顺次右移1位，最低位移至进位标志位D．符号位填1，并顺次右移1位，最低位移至进位标志位624．某寄存器中的值有时是地址，因此只有计算机的______才能识别它。A．译码器B．判断程序C．指令D．时序信号25．在虚拟存贮器中，当程序正在执行时，由______完成地址映射。A．程序员B．编译器C．装入程序D．操作系统26．周期挪用方式常用于______方式的输入/输出中。A．DMAB．中断C．程序传送D．通道27．至今为止，计算机中的所有信息仍以二进制方式表示的理由是______。A．节约元件B．运算速度快C．物理器件的性能决定D．信息处理方便28．下列叙述中正确的是______。A．只有I/O指令可以访问I/O设备。B．在统一编址下，不能直接访问I/O设备。C．访问存储器的指令一定不能访问I/O设备。D．在具有专门I/O指令的计算机中，I/O设备才可以单独编址。29．在各种I/O方式中，中断方式的特点是______。A．CPU与外设串行工作，传送与主程序串行工作。B．CPU与外设并行工作，传送与主程序串行工作。C．CPU与外设串行工作，传送与主程序并行工作。D．CPU与外设并行工作，传送与主程序并行工作。30．某计算机的控制器采用微程序控制方式，微指令中的操作控制字段采用分段直接编码法，共有26个微命令，构成4个互斥类，分别包含3、5、12和6个微命令，则操作控制字段至少有______位。A．4B．12C．15D．26三、简答题（满分30分，每题5分）1．什么是软件与硬件的逻辑等效性，并举出两个实例。2．画出微程序控制器的构成框图，并说明各部分的功能。3．某四位加法器的四位进位信号分别为C4、C3、C2、C1，低位来的信号为C0，请分别按下述两种方式写出C4、C3、C2、C1的逻辑表达式。（1）串行进位方式（2）并行进位方式74．当指令系统和数据通路结构确定后，给出组合逻辑控制器的设计步骤。比较组合逻辑控制器和微程序控制器的特点。5．以打印机输出为例说明中断的全过程，并比较中断方式和DMA方式的特点。6．比较Cache和虚拟存储器，说明它们的相似点与不同。四、综合题（共50分）1．（6分）（1）定点补码加减运算溢出判断的三种方法是什么？分别列出逻辑表达式并加以说明。（2）已知机器字长8位，x=-0.0111100，y=+0.1100100，求[x]补，[-x]补，[y]补，[-y]补，x+y=？，x-y=？要求给出运算器的计算过程，并用溢出判别方法判断结果是否溢出。2．（4分）已知X=0.1010,Y=-0.1101,用原码一位乘法计算X*Y=？其中寄存器、加法器的宽度均为4位，要求写出详细计算过程与说明。解:[X]原=[Y]原=[X*Y]原=X*Y=实现的具体过程：C(进位触发器)P(部分积寄存器)Y(除数寄存器)说明3．（6分）已知X=-0.0110101×211，Y=0.1100100×2-11（此处数均为二进制）。浮点数阶码用4位移码，尾数用8位补码表示（含符号位），（1）写出X，Y的浮点数表示（要求格式：数符阶码尾数）。（2）计算X+Y，要求给出运算过程（舍入采用0舍1入法）。（3）如何判断浮点补码加减运算是否溢出?并说明发生溢出时如何处理？并判断上述运算结果是否溢出。4．（7分）有一个全相联Cache系统，Cache由8个块构成，CPU送出的主存地址流序列分别为：14、18、14、18、8、4、8、10，求8（1）每次访问后，Cache的地址分配情况。（2）当Cache的容量换成4个块，地址流为6、15、6、13、11、10、8、7时，求采用先进先出替换算法的相应地址分配和操作。5．(3分)设指令字长为16位,每个操作数的地址码为6位,指令有零地址、一地址、二地址3种格式。（1）设指令系统的操作码长度和位置固定，若零地址指令有M种，一地址指令有N种，则二地址指令最多有几种？（2）采用扩展操作码技术，二地址指令最多有几种？（3