2012数字逻辑复习题

12012数字逻辑复习提要一、选择题1.若ABCDEFGH为最小项，则它有逻辑相邻项个数为(A)A.8B.82C.28D.162.如果编码0100表示十进制数4，则此码不可能是(B)A.8421BCD码B.5211BCD码C.2421BCD码D.余3循环码3.构成移位寄存器不能采用的触发器为(D)A.R-S型B.J-K型C.主从型D.同步型5.以下PLD中，与、或阵列均可编程的是(C)器件。A.PROMB.PALC.PLAD.GAL6．函数F(A,B,C,D)=∑m(1,3,4,6,8,10)，它的卡诺图如右图所示。函数的最简与或表达式F=A。A．B．C．D．7．组合电路是指B组合而成的电路。A．触发器B．门电路C．计数器D．寄存器8．电路如右图所示，经CP脉冲作用后，欲使Qn+1=Q，则A，B输入应为AB。A．A=0，B=0B．A=1，B=1C．A=0，B=1D．A=1，B=09．一位十进制计数器至少需要4个触发器。A．3B．4C．5D．10DBADBADBADBADCACBADCADBACBADBADBADBA210．n个触发器构成的扭环计数器中，无效状态有D个。A．nB．2nC．2n-1D．2n-2n11．GAL器件的与阵列，或阵列D。A．固定，可编程B．可编程，可编程C．固定，固定D．可编程，固定12．下列器件中是C现场片。A．触发器B．计数器C．EPROMD．加法器13．IspLSI器件中，缩写字母GLB是指B。A．全局布线区B．通用逻辑块C．输出布线区D．I/O单元14．在下列逻辑部件中，不属于组合逻辑部件的是D。A．译码器B．编码器C．全加器D．寄存器15．八路数据选择器，其地址输入端(选择控制段)有C个。A．8B．2C．3D．416．为将D触发器转换为T触发器，下图所示电路虚线框内应是。A．或非门B．与非门C．异或门D．同或门17．用n个触发器构成计数器，可得到最大计数摸是B。A．nB．2nC．2nD．2n-118．)(F,)6,5,4,3,2,1,0(C)B,,F(A则mC(A)ABC(B)A+B+C(C)______CBA(D)______CBA19．或非门构成的基本RS触发器，输入端SR的约束条件是（A）(A)SR=0(B)SR=1(C)1____RS(D)0____RS21．在CP作用下，欲使D触发器具有Qn+1=__nQ的功能，其D端应接（D）(A)1(B)0(C)nQ(D)__nQ322．比较两个两位二进制数A=A1A0和B=B1B0，当AB时输出F=1，则F的表达式是（C）。(A)__11BAF(B)__01__01BBAAF(C)__00_________11__11BABABAF(D)__00__11BABAF23.下列电路中属于数字电路的是（D）。A.差动放大电路B.集成运放电路C.RC振荡电路D.逻辑运算电路24.表示任意两位十进制数，需要（B）位二进制数。A.6B.7C.8D.925.n个变量可以构成（C）个最大项或最小项。A.nB.2nC.2nD.2n-126.下列触发器中，没有约束条件的是（C）。A.主从R-S触发器B.基本R-S触发器C.主从J-K触发器D.以上均有约束条件27.组合逻辑电路中的险象是由于（C）引起的。A.电路未达到最简B.电路有多个输出C.电路中的时延D.逻辑门类型不同428.实现同一功能的Mealy型同步时序电路比Moore型同步时序电路所需要的（D）。A.状态数目更多B.状态数目更少C.触发器更多D.触发器一定更少29.用0011表示十进制数2，则此码为(D)。A.余3码B.5421码C.余3循环码D.格雷码31.函数F(A,B,C,D)=∑m(1,3,4,6,8,10)，它的卡诺图如右图所示。函数的最简与或表达式F=(A)。A．B．C．D．32.组合电路是指(B)组合而成的电路。A．触发器B．门电路C．计数器D．寄存器33.八路数据分配器，其地址输入（选择控制）端有(C)个。A．1B．2C．3D．834.555定时器构成的单稳态触发器输出脉宽tw为。A.1.3RCB.1.1RCC.0.7RCD.RC35.下列触发器中，没有约束条件的是（C）。A.主从R-S触发器B.基本R-S触5发器C.主从J-K触发器D.以上均有约束条件36.实现两个四位二进制数相乘的组合电路，应有（B）个输出函数。A.4B.8C.10D.1237.组合逻辑电路中的险象是由于（C）引起的。A.电路未达到最简B.电路有多个输出C.电路中的时延D.逻辑门类型不同38.实现同一功能的Mealy型同步时序电路比Moore型同步时序电路所需要的(D)。A.状态数目更多B.状态数目更少C.触发器更多D.触发器一定更少39.用0011表示十进制数2，则此码为(D)。A.余3码B.2421码C.余3循环码D.格雷码40.标准与或式是由（B）构成的逻辑表达式。A.与项相或B.最小项相或C.最大项相与D.或项相与41.J-K触发器在CP时钟脉冲作用下，要使得Q(n+1)=Qn，则输入信号必定不会为（A）。A.J=K=0B.J=Q,K=Q6C.J=0,K=QD.J=Q,K=042.A⊕1⊕0⊕1⊕1⊕0⊕1=（A）。A.AB.C.0D.144.表示任意两位无符号十进制数需要（B）二进制数。A．6B．7C．8D．946．补码1.1000的真值是（）。A．+1.0111B．-1.0111C．-0.1001D．-0.100047．标准或-与式是由（C）构成的逻辑表达式。A．与项相或B．最小项相或C．最大项相与D．或项相与48．下列四种类型的逻辑门中，可以用（D）实现三种基本运算。A．与门B．或门C．非门D．与非门49．将D触发器改造成T触发器，下图所示电路中的虚线框内应是（）。A．或非门B．与非门C．异或门D．同或门50．实现两个四位二进制数相乘的组合电路，应有（A）个输出函数。A．8B.9C.10D.1151．要使JK触发器在时钟作用下的次态与现态相反，JK端取值应为（D）。A．JK=00B．JK=01C．JK=10D．JK=1152．设计一个四位二进制码的奇偶位发生器（假定采用偶检验码），需要（B）个异或门。A．2B.3C.4D.5753．一个3：8线的地址译码器（74LS138），其控制信G1、2AG、2BG的组合为__D_时才对输入进行译码。A.110B.101C.111D.10054．逻辑函CAABCBF，当变量的取值为__A___时，将出现竞争冒险现象。A．B=C=1B．B=C=0C．A=1，C=0D．A=0，B=055．下列逻辑函数中，与（A+B）(A+C)等价的是_C__。A.F=ABB．F=A+BC．A+BCD．F=B+C56．函数F=BA+AB转换成或非－或非式为（B）A．BABAB．BABAC．BABAD．BABA57．图示ROM阵列逻辑图，当地址为A1A0=10时，该字单元的内容为（C）A．1l10B．0111C．1010D．010058．下列时序电路的状态图中，具有自启动功能的是(B)59．在下列电路中不是组合逻辑电路的是（D）A、译码器B、编码器C、全加器D、寄存器860．EPROM的与阵列（A），或阵列（）。A．固定，可编程B．可编程，固定C．固定，固定D．可编程，可编程61．一个十进制计数器至少需要（B）个触发器。A．3B．4C．5D．1062．下列表达式中不存在竞争冒险的有（C）。A．Y=B+ABB．Y=AB+BCC．Y=ABC+ABD．Y=(A+B)AB63．ISP技术的特点是____D____。A．必须用编程器B．不可反复编程C．成为产品后不可再改变D．系统在线工作过程中可以编程64．PROM、PLA、PAL三种可编程器件中，_AB_____是可编程的。A．PROM的或门阵列B．.PAL的与门阵列C．PAL的与门阵列或门阵列D．PROM的与门阵列66．下列四个数中最大的数是(B)A．(AF)16B．(001010000010)8421BCDC．(10100000)2D．(198)1067．将代码(10000011)8421BCD转换成二进制数为（B）A．(01000011)2B．(01010011)2C．(10000011)2D．(000100110001)268．N个变量的逻辑函数应该有最小项（C）A．2n个B．n2个C．2n个D．(2n-1)个69．下列关于异或运算的式子中，不正确的是(B)A．AA=0B．AA=0C．A0=AD．A1=A970．下图所示逻辑图输出为“1”时，输入变量（C）ABCD取值组合为A．0000B．0101C．1110D．111171．下列各门电路中，(B)的输出端可直接相连，实现线与。A．一般TTL与非门B．集电极开路TTL与非门C．一般CMOS与非门D．一般TTL或非门72．DACBA在四变量卡诺图中有(D)个小格是“1”A．13B．12C．6D．573．对于钟控RS触发器，若要求其输出“0”状态不变，则输入的RS信号应为(A)A．RS=X0B．RS=0XC．RS=X1D．RS=1X74．JK触发器在CP脉冲作用下，欲使1nnQQ，则输入信号必定不为（A）。A．0JKB．JQ，KQC．JQ，KQD．JQ，0K75．Moore型时序电路的输出_B____。A．与当前输入有关B．与当前状态有关C．与当前输入和状态都有关D．与当前输入和状态都无关76．PAL是指___B___。A．可编程逻辑阵列B．可编程阵列逻辑C．通用阵列逻辑D．只读存储器1077．ispLSI器件中,GRP是指__A______。A．全局布线区B．通用逻辑块C．输出布线区D．输入输出单元78.GAL是C。A．随机读写存储器B．可编程逻辑阵列C．通用阵列逻辑D．现场可编程门阵列79.EPROM的与阵列A，或阵列。A．固定，可编程B．可编程，固定C．固定，固定D．可编程，可编程80.在ispLSI器件中，GRP是指A。A．全局布线区B．通用逻辑块C．输出布线区D．输入输出单元二、填空题1.(3AD.08)16=(__941.03125_______)10=(_1655.02____)82.CMOS的最基本的逻辑单元是由____PMOS管_____和_NMOS管________按照互补对称形式连接起来构成的。3.二值逻辑中，变量的取值不表示__数量的大小_，而是指两种状态______。4.描述时序电路的逻辑表达式为_输出方程________、_状态方程____和驱动方程。5.用组合电路构成多位二进制数加法器有__串行进位加法器_______和__超前进位加法器___二种类型。6.十进制数(119)10转换为八进制数是167，二进制数(0011101010110100)2转换成十六进制数是3AB4。7.组合逻辑电路在结构上不存在输出到输入的反馈通路，因此输出状态不影响输入状态。8.译码器的逻辑功能是将某一时刻的多个输入信号译成唯一的输出信号，因此通常称为多一译码器。9.按照数据写入方式特点的不同，ROM可分为掩膜ROM，_PROM________，___EPROM______。10.时序逻辑电路的特点是，任意时刻的输出不仅取决于该时刻的输入信号，而且还与电路状态有关，因此时序逻辑电路具有记忆存储功能。1111.一个ROM的存储矩阵有64行、64列，则存储矩阵的存储容量为216个存储元。12.低密度的PLD由输入缓冲器、与阵列、或阵列、输出缓冲器四部分功能电路组成。13.十进制数（0.7875）10转换成八进制数是0.623，十六进制数（1C4）16转换成十进制数是452。14.伴随着PLD器件出现，逻辑函数的表示方法开始使用硬件描述语言法。15.门电路的输入、输出高电平赋值为0，低电平赋值为1，这种关系是负逻辑关系。16.组合逻辑电路的输出只与当时的输入状态有关，而与电路的过去输入状态无关。17.实现译码功能的组合逻辑电路称为译码器，用来完成编码工作的组合逻辑电路