数电题库

1一、*填空题第一章1.与（38）10等值的二进制数是，等值8421BCD码是。2.无符号二进制数100111的等值十进制数是，等值八进制数是。3.十进制数（34.5）10=()2=()164.（47.25）D=（）B=（）H=（）O。5.(39.75)10=（）2=()8=()166.十进制数98的8421BCD码为。7.0A，1A。8.2016个1异或起来的结果是。9.将2005个“1”异或起来得到的结果是。10.逻辑代数中的“0”和“1”并不表示数量的大小，而是表示两种相互对立的。第二章1．逻辑代数的三个重要规则是、、。2.逻辑函数F=ABABCCD，由反演规则可写出其反函数F=，由对偶规则知其对偶式F,=。3．逻辑函数F=AB+AB的对偶函数。4、设F=BA+CD+AC+1，则非函数F=，对偶函数F=。5．已知函数的对偶式为BA+BCDC，则它的原函数为。6.由一组相同变量构成的任意两个最小项之积恒为，全体最小项之和恒为。7．函数F=BA+AC的最小项表达式为。第三章1.数字电路中一般只用到三极管的和两种状态。2.CMOS器件的主要优点是，23.4.多余的输入端应该。5.三态门的输出有、、三种状态6.三态门的应用主要是可实现，OC门可实现功能。7.直接把两个OC门的输出连在一起实现“与”逻辑关系的接法叫。8.实现数据传输的总线结构可选用，为实现“线与”逻辑功能，应选用。9.在TTL电路中，输入端悬空等效于电平；10.TTL与非门的多余输入端应接电平。11.在CMOS或非门电路中，对未使用的输入端应当接。第四章1.半导体数码显示器的内部接法有两种形式：共接法和共接法。2.数字电路从整体来看，可以分为电路和电路两大类。3.对20个事件进行二进制编码，至少需要位二进制数。4.全班50名同学各分配一个二进制代码，而该功能用一逻辑电路来实现，则该电路称为，该电路的输出代码至少有位。5.组合逻辑电路产生竞争冒险的内因是。第五章1.触发器按功能可分为触发器、触发器、D触发器、T触发器等。2．一个JK触发器有个稳态，它可存储位二进制数。3．触发器有两个互补的输出端Q和Q端，触发器的状态指的是端的状态，其中现态表示为，次态表示为。4．将JK触发器转换为D触发器，需要将J=，K=；5.当D=时，D触发器可实现状态翻转的逻辑功能。第六章1.时序逻辑电路在某一时刻的输出不仅与信号有关，而且和电路的有关。2.数字电路按照是否有记忆功能通常可分为两类：、。33.描述时序电路的逻辑表达式为、和驱动方程。4.构成一个模6的同步计数器最少要个触发器5.计数器的模值是12，应取触发器的个数至少为。6.时序逻辑电路按其状态改变是否受统一定时信号控制，可将其分为和两种类型7.四位环型计数器初始状态是1000，经过5个时钟后状态为。8.3位二进制减法计数器的初始状态为101，四个CP脉冲后它的状态为。第九章1.单稳态触发器中，两个状态一个为态，另一个为态。单稳态触发器受到外触发时进入态。多谐振荡器两个状态都为态，施密特触发器两个状态都为态。2.为了实现高的频率稳定度，常采用振荡器；3.施密特触发器和单稳态触发器是一种电路，多谐振荡器是一种电路。（脉冲变换/脉冲产生）4.电源电压为+18V的555定时器，接成施密特触发器，则该触发器的正向阀值点位V+及负向阀值点位V-分别为、5.由555定时器构成的三种电路中，和是脉冲的整形电路。6.若将一个正弦波电压信号转换成同一频率的矩形波，应采用电路。第十章1.A/D转换的基本步骤是、、、。2.ADC与DAC有两个主要技术指标，分别是和。3.12位D/A转换器的分辨率为4.在逐次逼近型A/D和双积分型A/D中，转换速度快，抗干扰能力强。5.8位D/A转换器当输入数字量10000000为5V。若只有最低位为高电平，则输出电压为V；当输入为10001000，则输出电压为V。6.有一个8位D/A转换器，设满度输出为25.5V，输入数字量为00110111，则输出模拟电压为。7.已知被转换的信号的上限截止频率为10kHz，则A/D转换器的采样频率应高于kHz；完成一次转换所用的时间应小于。48.有一个6位的D/A转换器，设满度输出为6.3V，输入数字量为110111，则输出模拟电压为。二、选择题第1章1.一位8进制数可以用位二进制数来表示。A、1B、2C、3D、42.一位十六进制数可以用位二进制数来表示。A、1B、2C、4D、163.将十进制数130转换为对应的八进制数。A、202B、82C、120D、230第2章1．已知CDABCF，ABCD取值使F＝0的情况是。A、1010B、0110C、1101D、00112．下列函数中等于A的是：。A、A+1B、A（A+B）C、A+ABD、A+A3．逻辑函数Y=AB+AC+BC+BCDE化简结果为：。A、Y=AB+AC+BCB、Y=AB+ACC、Y=AB+BCD、Y=A+B+C4．下列逻辑代数运算错误的是：。A、A+A=A；B、AA=1；C、AA=A；D、A+A=15．下列等式正确的是。A、A+AB+B=A+BB、AB+BA=A+BC、A·AB=A+BD、A·CBA=CB6．下面表达式中，是函数Y=BC+AB的反函数。A、(B+C)·(A+B)B、BACBC、CB+BAD、(A+C)·B7．函数ABBAF的对偶式为。A、（BA)()BAB、BABA；C、ABABD、))((BABA58．DEBCAY的反函数为Y=。（A）EDCBAY(B)EDCBAY(C))(EDCBAY(D))(EDCBAY9．逻辑函数的F=BCBABA的标准与或式为。A、)7,5,4,3,2(B、)6,4,3,2,1(C、)5,3,2,1,0(D、)7,6,5,4,3(10．若A、B、C为三个逻辑变量，则此三个变量的最小项有个。（A）4（B）6（C）8(D）1611．n个变量可以构成个最小项。A、nB、2nC、2nD、2n-112．在四变量卡诺图中，逻辑上不相邻的一组最小项为。A、m1与m3B、m4与m6C、m5与m13D、m2与m813．最小项ABCD的逻辑相邻最小项是。A、ABCDB、ABCDC、ABCDD、ABCD第3章1.下列门电路属于双极型的是。A.OC门B.PMOSC.NMOSD.CMOS2.在数字电路中，晶体管的工作状态为：。（A）饱和（B）放大（C）饱和或放大（D）饱和或截止3．和TTL电路相比，CMOS电路最突出的优点在于。A．可靠性高B．抗干扰能力强C．速度快D．功耗低4．为实现“线与”逻辑功能，应选用。A、与非门B、异或门C、集电极开路（OC）门D、或非门5.为实现数据传输的总线结构，要选用门电路。（A）与非门（B）三态门（C）异或门（D）集电极开路门（OC门）6．下列TTL门电路输出为低电平的是。EN(A)(B)(C)(D)&51ΩYVIH&VCC01VIL1＝悬空YYY51Ω100Ω67.以下TTL电路中，输出Y1~Y4分别为：。A、0010；B、1111；C、1011；D、10018.欲将2输入的与非门、异或门、或非门作非门使用，其多余的输入端的接法可依次为。（A）接高电平、高电平、低电平（B）接高电平、低电平、低电平（C）接高电平、高电平、高电平（D）接低电平、低电平、低电平9．CMOS与非门多余输入端的处理方法为。A、悬空B、接高电位C、接地D、接低电平10.如将TTL与非门作非门使用，则多余输入端应做处理。A.全部接高电平B.部分接高电平，部分接地C.全部接地D.部分接地，部分悬空11．CMOS或非门多余输入端的处理方法为。A、悬空B、接5V电压C、接地D、接3.3V电压12．下面电路由74系列TTL门电路构成，下列选项哪个是正确的。A、VO=VOHB、高阻态C、VO=VOLD、不允许如此连接&&EN≥1VILVIH&VIL10kΩ10kΩVIH10kΩ51kΩVO≥1VIH13．图中门电路为74系列TTL门，要求当VI＝VIH时，发光二极管D导通并发光，且发光二极管导通电流约为10mA，下列说法正确的是。&VIVCCD&VIDR(A)(B)RA、两个电路都不能正常工作B、两个电路都能正常工作C、电路（A）可以正常工作D、电路（B）可以正常工作第4章1.下逻辑图的逻辑表达式为。&15kΩY1&10.1kΩY2≥105kΩY3≥100.1kΩY4悬空7（A）ACBCABY(B)BCACABY(C)BCACABY(D)BCACABY2．组合电路一般由（）组合而成。（A）门电路（B）触发器（C）计数器（D）寄存器3．组合电路的特点是。A、含有记忆性元器件B、输出、输入间有反馈通路C、电路输出与以前状态有关D、全部由门电路构成4．组合逻辑电路的竞争-冒险，是由于引起的。（A）电路不简单（B）电路有多个输出（C）电路中存在延迟（D）电路中使用不同的门电路5．下列各函数等式中无冒险现象的函数式有。A、BAACCBFB、BABCCAFC、BABABCCAFD、CABABCBAACCBF6．函数CBABCAF，当变量的取值为时，将不出现冒险现象。A、B=C=1B、B=C=0C、A=1，C=0D、A=0，B=07．8—3线优先编码器中，8条输入线0I~7I同时有效时，优先级最高为I7线，则2Y1Y0Y输出线的性质是。A、000B、010C、101D、1118．输入为三位二进制代码的译码器，它的输出最多有个。（A）3（B）6（C）7（D）89．下列说法正确的是。A、在组合逻辑电路设计过程中，第一步要写出函数表达式B、数据选择器、数值比较器和计数器都是常用的组合逻辑电路C、组合逻辑电路中可以包含触发器D、74LS138即3线－8线译码器是组合逻辑电路10．用四选一数据选择器实现函数Y=0101AAAA，应使。&&&&ABCY8A、D0=D2=0，D1=D3=1B、D0=D2=1，D1=D3=0C、D0=D1=0，D2=D3=1D、D0=D1=1，D2=D3=011．一个16选1的数据选择器，其地址输入（选择控制输入）端有个。A、2B、3C、4D、812．属于组合逻辑电路的部件是。A、编码器B、寄存器C、触发器D、计数器13．以下列电路中，只有属于组合逻辑电路。A、定时器B、计数器C、寄存器D、译码器14．下列电路中，不属于组合逻辑电路的是。（A）数据分配器（B）译码器（C）数据选择器（D）寄存器15．在下列电路中，只有属于组合逻辑电路。A、触发器B、计数器C、数据选择器D、寄存器16.如需要判断两个二进制的大小，可以使用电路。（A）译码器（B）编码器（C）奇偶校验器（D）数值比较器第5章1．当维持-阻塞D触发器的DR=0时，触发器的次态。A、与CP和D有关B、与CP和D无关C、只与CP有关D、只与D有关2．对于JK触发器，若J=K=1，则可完成触发器的逻辑功能。（A）RS（B）D（C）T（D）Tˊ3．T触发器中，当T=1时，触发器实现功能。A、置1B、置0C、计数D、保持4．下图中所有触发器的初始状态皆为0，图中触发器在时钟信号作用下，输出电压波形恒为0。A、B、C、D、5．要实现Q的翻转功能，JK触发器的输入端J、K取值应为：。A、J=0，K=0B、J=0，K=1C、J=1，K=0D、J=1，K=16．下列触发器中，没有约束条件的是。A、基本RS触发器B、主从RS触发器C、同步RS触发器D、边沿D触发器7．如果触发器的次态仅取决于CP（）时输入信号的状态，就可以克服空翻。A、上升（下降）沿B、高电平C、低电平D、无法确定8．为将D触发器转换为T触发器，下图所示电路的虚线框内应是。A．或非门B．与非门C．异或门D．同或门DTCPQ99．对于D触发器，欲使Qn+1=Qn，应使输入D=。A.0B.1C.QD.Q第6章1．由4级触发器构成的二进制计数器，其模值为。（A）10（B）16（C）4（D）82．在下列电路中