(新东方)组成原理第3章(存储器系统).

第三章存储系统本章要求：1.了解存储系统的基本概念及性能指标；2.了解SRAM、DRAM、EPROM、EEPROM的结构、工作原理；掌握用SRAM、EPROM组成系统存储器的方法；3.了解高速存储器的基本性能和构成；4.了解CACHE存储器和虚拟存储器的工作原理。掌握地址映象和常用替换算法。3.1存储器概述1、存储器：是计算机系统中的记忆设备，用来存放程序和数据。2、存储元：存储器的最小组成单位，用以存储1位二进制代码。3、存储单元：是CPU访问存储器基本单位，由若干个具有相同操作属性的存储元组成。4、单元地址：在存储器中用以表识存储单元的唯一编号，CPU通过该编号访问相应的存储单元。5、字存储单元：存放一个字的存储单元，相应单元地址叫字地址。6、字节存储单元：存放一个字节的存储单元，相应的单元地址叫字节地址。7、按字寻址计算机：可编址的最小单位是字存储单元的计算机。8、按字节寻址计算机：可编址的最小单位是字节的计算机。9、存储体：存储单元的集合，是存放二进制信息的地方。几个基本概念存储器各个概念之间的关系单元地址00…0000…01........XX…XX存储单元存储元存储容量存储体存储器分类1.按存储介质分半导体存储器：用半导体器件组成的存储器。磁表面存储器：用磁性材料做成的存储器。光（学）存储器:利用光学方式进行信息存取。2.按存储方式分随机存储器：任何存储单元的内容都能被随机存取，且存取时间和存储单元的物理位置无关。顺序存储器：只能按某种顺序来存取，存取时间和存储单元的物理位置有关。3.按存储器的读写功能分只读存储器(ROM)：存储的内容是固定不变的，只能读出而不能写入的半导体存储器。随机读写存储器(RAM)：既能读出又能写入的半导体存储器4.按信息的可保存性分非永久记忆的存储器：断电后信息即消失的存储器，比如磁带永久记忆性存储器：断电后仍能保存信息的存储器，比如磁盘5.按在计算机系统中的作用分根据存储器在计算机系统中所起的作用，可分为:主存储器、辅助存储器、高速缓冲存储器、控制存储器等。磁盘、磁带、光盘高速缓冲存储器（Cache）FlashMemory（用于U盘）存储器主存储器辅助存储器MROMPROMEPROMEEPROMRAMROM静态RAM（SRAM,用于内存条）动态RAM（DRAM,用于cache缓存）存储器的类别存储器层次结构容量大，速度快，成本低。•为解决三者之间的矛盾，目前通常采用多级存储器体系结构，即使用高速缓冲存储器、主存储器和外存储器。•对存储器的要求是：寄存器Cache主存储器辅助存储器(外存)高低小大快慢速度容量价格位／名称高速缓冲存储器主存储器外存储器简称Cache主存外存用途高速存取指令和数据存放计算机运行期间的大量程序和数据存放系统程序和大型数据文件及数据库特点存取速度快，但存储容量小存取速度较快，存储容量不大存储容量大，位成本低存储器的用途和特点缓存CPU主存辅存缓存主存层次和主存辅存层次缓存主存辅存主存虚拟存储器10ns20ns200nsms虚地址逻辑地址实地址物理地址主存储器（解决速度）（解决容量）主存储器的技术指标存储容量；存取时间(存储器访问时间）、存储周期和存储器带宽；可靠性；功耗及集成度。指标存储容量存取时间存储周期存储器带宽含义在一个存储器中可以容纳的存储单元总数启动到完成一次存储器操作所经历的时间连续启动两次操作所需间隔的最小时间单位时间里存储器所存取的信息量表现存储空间的大小主存的速度主存的速度数据传输速率技术指标单位字数，字节数ｎｓｎｓ位/秒，字节/秒存储容量的表示存储容量常用字数或字节数表示由于辅助存储器的存储容量一般都很大，通常采用GB，TB，PB，EB等单位。其中，1KB＝210B1MB＝220B1GB＝230B1TB＝240B动态RAM和静态RAM的比较DRAMSRAM存储原理集成度芯片引脚功耗价格速度刷新电容存储电荷双稳态触发器高低少多小大低高慢快有无主存缓存动态RAM刷新方式采用”读出”方式进行刷新，按照行来刷新①集中刷新②分散刷新③异步刷新（分散刷新与集中刷新相结合）①集中刷新（存取周期为0.5s）“死区”为0.5s×128=64s周期序号地址序号tc0123871387201tctctctc3999VW01127读/写或维持刷新读/写或维持3872个周期（1936s）128个周期（64s）刷新时间间隔（2ms）刷新序号••••••tcXtcY••••••以128×128矩阵为例tC=tM+tR读写刷新无“死区”②分散刷新（存取周期为1s）(存取周期为0.5s+0.5s)以128×128矩阵为例W/RREF0W/RtRtMtCREF126REF127REFW/RW/RW/RW/R刷新间隔128个存取周期W/R代表读写REF代表刷新…③分散刷新与集中刷新相结合（异步刷新）对于128×128的存储芯片（存取周期为0.5s）将刷新安排在指令译码阶段，不会出现“死区”“死区”为0.5s若每隔15.6s刷新一行每行每隔2ms刷新一次W/RW/RW/RW/RW/RW/RW/RW/RREFREFtCμs0.5μs0.5μs0.5tC15.6μs15.6μsW/R代表读写REF代表刷新【例】:说明1M×1位DRAM片子的刷新方法，刷新周期定为8ms。•1M位的存储单元排列成5122048的矩阵；•如果选择一个行地址进行刷新，刷新地址为A0~A8（29），因此这一行上的2048个存储元同时进行刷新；•在8ms内进行512个周期的刷新；•刷新方式可采用：在8ms中进行512次刷新操作的集中刷新方式；按8ms÷512＝15.5s刷新一次的异步刷新方式。3.3半导体只读存储器1.ROM的分类缺点不能重写只能一次性改写只读存储器掩模式(ROM)一次编程(PROM)多次编程(EPROM)(EEPROM)定义数据在芯片制造过程中就确定用户可自行改变产品中某些存储元可以用紫外光照射或电擦除原来的数据，然后再重新写入新的数据优点可靠性和集成度高，价格便宜可以根据用户需要编程可以多次改写ROM中的内容闪速存储器Flashmemory只读存储器(五)主存储器与CPU的连接1.扩展(1)位扩展位扩展指的是用多个存储器器件对字长进行扩充。位扩展的连接方式是将多片存储器的地址、片选CS、读写控制端R/W相应并联，数据端分别引出。如下图所示。位扩展连接方式(2)字扩展字扩展指的是增加存储器中字的数量。静态存储器进行字扩展时，将各芯片的地址线、数据线、读写控制线相应并联，而由片选信号来区分各芯片的地址范围。如下图所示。字扩展连接方式(3)字位扩展实际存储器往往需要字向和位向同时扩充。一个存储器的容量为M×N位，若使用L×K位存储器芯片进行扩充，则共需要M/L×N/K个L×K位存储器芯片。一个小容量存储器与CPU的连接方式。可先进行位扩展，然后进行字扩展。静态存储器芯片与CPU的连接2.存储器与CPU的连接(2)地址线的连接(3)数据线的连接(4)读/写命令线的连接(5)片选线的连接(1)合理选择存储芯片例设CPU有16根地址线、8根数据线，并用MREQ作为访存控制信号（低电平有效），WR为读写控制信号（高电平为读，低电平为写）。RAM芯片有1K×4、4K×8、8K×8，ROM芯片有2K×8、4K×8、8K×8及74138译码器和各种门电路。画出CPU与存储器的连接图，要求：（1）主存的地址空间6000H～67FFH为系统程序区，6800H～6BFFH为用户程序区。（2）合理选用上述芯片，说明各选几片。（3）详细画出存储器芯片的片选逻辑。解:(1)写出对应的二进制地址码(2)确定芯片的数量及类型0110000000000000A15A14A13A11A10…A7…A4A3…A0…01100111111111110110100000000000…01101011111111112K×8位1K×8位RAM2片1K×4位ROM1片2K×8位(3)分配地址线A10~A0接2K×8位ROM的地址线A9~A0接1K×4位RAM的地址线(4)确定片选信号0110000000000000A15A13A11A10…A7…A4A3…A0…01100111111111110110100000000000…01101011111111112K×8位1片ROM1K×4位2片RAM2K×8位ROM1K×4位RAM1K×4位RAM………&……A14A15A13A12A11A10A9A0…D7D4D3D0WR…………例4.1CPU与存储器的连接图………(六)双口RAM和多模块存储器(1)双口RAM由于同一个存储器具有两组相互独立的读写控制线路，是一种高速工作的存储器。当两端口地址不相同时，在两端口上进行读写操作，则不会发生冲突。当两个端口同时存取存储器同一存储单元时，便发生读写冲突。此时，由判断逻辑来决定哪一个端口进行读写操作。双端口存储器1.双端口存储器的逻辑结构双端口存储器指同一个存储器具有两组相互独立的读写控制线路，提高访问速度。3.5高速存储器2.哈佛结构哈佛结构指的是程序和数据分别存放在不同存储器，可以同时对程序和数据进行访问，提高访问速度。多模块交叉存储器并行主存系统大存储器在一个存储周期中读出的不是一个存储单元的w位信息，而是n个字，这样在单位时间里存储器提供的信息量可提高n倍，这样组织的主存系统称为并行主存系统。1.并行主存系统w位w位……w位M0M1Mn-12.多模块交叉存储器1）存储器的模块化组织一个由若干个模块组成的主存储器是线性编址的。这些地址在各模块中有两种安排方式：顺序方式:对某个模块进行存取时，其他模块不工作。一个模块内的地址是连续的。交叉方式：连续地址分布在相邻的不同模块内，而同一模块内的地址都是不连续的。顺序方式各模块一个接一个串行工作。交叉方式连续地址分布在相邻的不同模块内，同一个模块内的地址都是不连续的。对连续字的成块传送可实现多模块流水式并行存取，大大提高存储器的带宽。多模块交叉存储器的基本结构•每个模块各自以等同的方式与CPU传送信息。•CPU同时访问四个模块，由存储器控制部件控制它们分时使用数据总线进行信息传递。•对每一个模块来说，从CPU给出访存命令直到读出信息仍然使用了一个存取周期时间；•对CPU来说，它可以在一个存取周期中连续访问4个模块；•各模块的读写过程重叠进行，所以这是一种并行存储器结构。总线传送低位交叉的特点在不改变存取周期的前提下，增加存储器的带宽时间单体访存周期单体访存周期4.2启动存储体0启动存储体1启动存储体2启动存储体3设四体低位交叉存储器，存取周期为T，总线传输周期为τ，为实现流水线方式存取，应满足T＝4τ。连续读取4个字所需的时间为T＋(4－1)τ定量分析设定模块字长等于数据总线宽度，模块存取一个字的存储周期为，总线传送周期为。交叉存储器连续读取m个字所需的时间为：)1(1mTt而顺序方式存储器连续读取m个字所需时间为t2=m，交叉存储器的带宽确实大大提高了。TT【例】设存储器容量为32字，字长64位，模块数m=4，分别用顺序方式和交叉方式进行组织。存储周期T=200ns，数据总线宽度为64位，总线传送周期τ=50ns。问顺序存储器和交叉存储器的带宽各是多少?【解】顺序存储器和交叉存储器连续读出m=4个字的信息总量都是：q=64位×4=256位顺序存储器和交叉存储器连续读出4个字所需的时间分别是：t2=mT=4×200ns=800ns=8×10-7s;t1=T+(m-1)τ=200ns+3×50ns=350ns=3.5×10-7s顺序存储器和交叉存储器的带宽分别是：W2=q/t2=256÷(8×10-7)=32×107［位/s］W1=q/t1=256÷(3.5×10-7)=73×107［位/s］高速缓冲存储器CACHE1.程序访问的局部性在一个较短的时间间隔内，地址往往集中在存储器逻辑地址空间的很小范围内。程序地址的分布本来就是连续的，再加上循环程序段和子程序段要重复执行多次，因此