03_系统总线

第3章系统总线第３章系统总线3.1总线的基本概念3.2总线的分类3.3总线特性及性能指标3.4总线结构3.5总线控制3.1总线的基本概念一、为什么要用总线二、什么是总线三、总线上信息的传送总线是连接各个部件的信息传输线，是各个部件共享的传输介质串行并行四、总线结构的计算机举例1.面向CPU的双总线结构框图中央处理器CPUI/O总线M总线3.1主存I/O接口I/O设备1I/O设备2……I/O接口I/O接口I/O设备n单总线（系统总线）2.单总线结构框图CPU主存I/O接口I/O设备1I/O设备2I/O接口…I/O设备nI/O接口…3.13.以存储器为中心的双总线结构框图系统总线主存CPUI/O接口I/O设备1…I/O设备nI/O接口…存储总线3.13.2总线的分类1.片内总线2.系统总线芯片内部的总线数据总线地址总线控制总线双向与机器字长、存储字长有关单向与存储地址、I/O地址有关有出有入计算机各部件之间的信息传输线存储器读、存储器写总线允许、中断确认中断请求、总线请求3.通信总线串行通信总线并行通信总线传输方式3.2用于计算机系统之间或计算机系统与其他系统（如控制仪表、移动通信等）之间的通信3.3总线特性及性能指标CPU插板主存插板I/O插板一、总线物理实现BUS主板1.机械特性2.电气特性3.功能特性4.时间特性二、总线特性尺寸、形状、管脚数及排列顺序传输方向和有效的电平范围每根传输线的功能信号的时序关系3.3地址数据控制三、总线的性能指标1.总线宽度2.标准传输率3.时钟同步/异步4.总线复用5.信号线数6.总线控制方式7.其他指标数据线的根数每秒传输的最大字节数（MBps）同步、不同步地址线与数据线复用地址线、数据线和控制线的总和负载能力并发、自动、仲裁、逻辑、计数3.3ISAEISAVESA(LV-BUS)PCIAGPRS-232USB模块系统总线标准四、总线标准系统模块3.3标准界面VL-BUSVL-BUS是由CPU总线演化而来的，采用CPU的时钟频率达33MHz、数据线为32位配有局部控制器，通过局部控制器的判断，将高速I/O直接挂在CPU的总线上，实现CPU与高速外设之间的高速数据交换。PCI(PeripheralComponentInterconnect)PCI总线与CPU频率无关,采用33MHz总线时钟,数据线32位(可扩至64),数据传输率132MB/s～246MB/s。与ISA,EISA总线均可兼容,支持突发方式,速度快，PCI总线相当于CPU与外设间的一个中间层。PCI控制器有多级缓冲,可把数据快速写入其中。写入过程中,CPU可以执行其他操作,可以并行工作。PCI总线支持两种电压标准：5V与3.3V。PCI为用户提供了真正的即插即用功能。可扩充性好,可以采用多层结构提高驱动能力还配有延时器,规定使用PCI总线的最长时间周期,CPU通过它来优化系统的性能。总线标准数据线总线时钟带宽ISA168MHz（独立）33MBpsEISA328MHz（独立）33MBpsVESA(VL-BUS)3232MHz（CPU）133MBpsPCI326433MHz（独立）64MHz（独立）132MBps528MBpsAGP3266.7MHz（独立）133MHz（独立）266MBps533MBpsRS-232串行通信总线标准数据终端设备（计算机）和数据通信设备（调制解调器）之间的标准接口USB串行接口总线标准普通无屏蔽双绞线带屏蔽双绞线最高1.5Mbps(USB1.0)12Mbps(USB1.0)480Mbps(USB2.0)3.3四、总线标准3.4总线结构一、单总线结构单总线（系统总线）CPU主存I/O接口I/O设备1I/O设备2I/O接口…I/O设备nI/O接口…1.双总线结构具有特殊功能的处理器，由通道对I/O统一管理通道I/O接口设备n……I/O接口设备0CPU主存主存总线I/O总线二、多总线结构3.42.三总线结构主存总线DMA总线I/O总线CPU主存设备1设备n高速外设I/O接口I/O接口I/O接口……3.43.三总线结构的又一形式3.4局域网系统总线CPUCache局部总线扩展总线接口扩展总线Modem串行接口SCSI局部I/O控制器主存4.四总线结构多媒体Modem主存扩展总线接口局域网SCSICPU串行接口FAX系统总线局部总线高速总线扩展总线图形Cache/桥3.41.传统微型机总线结构三、总线结构举例3.4存储器SCSIⅡ控制器主存控制器ISA、EISA8MHz的16位数据通路标准总线控制器33MHz的32位数据通路系统总线多媒体高速局域网高性能图形CPU……Modem2.VL-BUS局部总线结构3.433MHz的32位数据通路系统总线ISA、EISA多媒体高速局域网高性能图形图文传真8MHz的16位数据通路标准总线控制器CPU主存控制器存储器局部总线控制器SCSIⅡ控制器VLBUS……Modem3.PCI总线结构3.4CPU多媒体PCI桥高速局域网高性能图形图文传真PCI总线系统总线33MHz的32位数据通路8MHz的16位数据通路ISA、EISA标准总线控制器SCSIⅡ控制器存储器Modem4.多层PCI总线结构PCI总线2存储器桥0桥4PCI设备桥5总线桥桥3桥1设备桥2第一级桥第二级桥第三级桥PCI总线4PCI总线5PCI总线3PCI总线1PCI总线0存储器总线标准总线CPU3.43.5总线控制一、总线判优控制•总线判优控制分布式集中式•主设备(模块)对总线有控制权•从设备(模块)响应从主设备发来的总线命令1.基本概念链式查询计数器定时查询独立请求方式2.链式查询方式总线控制部件I/O接口0…BSBRI/O接口1I/O接口n…BG数据线地址线BS－总线忙BR－总线请求BG－总线同意3.5I/O接口10BS－总线忙BR－总线请求总线控制部件数据线地址线I/O接口0…BSBRI/O接口1I/O接口n设备地址3.计数器定时查询方式I/O接口13.5计数器设备地址1排队器排队器4.独立请求方式总线控制部件数据线地址线I/O接口0I/O接口1I/O接口n…BR0BG0BR1BG1BRnBGnBG－总线同意BR－总线请求3.5二、总线通信控制1.目的2.总线传输周期主模块申请，总线仲裁决定主模块向从模块给出地址和命令主模块和从模块交换数据主模块撤消有关信息申请分配阶段寻址阶段传数阶段结束阶段解决通信双方协调配合问题3.5由统一时标控制数据传送充分挖掘系统总线每个瞬间的潜力同步通信异步通信半同步通信分离式通信3.总线通信的四种方式采用应答方式，没有公共时钟标准同步、异步结合3.5(1)同步通信通信双方由统一时标控制数据传送为同步通信。时标通常由CPU的总线控制部件发出，或由每个部件各自的时序发生器发出,总线控制部件发出的时钟信号进行同步。图示。这种通信的优点是规定明确、统一，模块间的配合简单一致。缺点是主从模块须在限定时间内完成规定要求,不同速度部件必须按最慢速度部件来设计公共时钟，效率低，使用受局限，灵活性差。同步通信一般用于总线长度较短，各部件存取时间比较一致的场合。读命令同步式数据输入T1总线传输周期T2T3T4时钟地址数据3.5数据同步式数据输出T1总线传输周期T2T3T4时钟地址写命令3.5不互锁半互锁全互锁(2)异步通信3.5主设备从设备请求回答主设备从设备异步通信允许各模块速度的不一致，没有公共的时钟标准采用应答方式进行通信,要求主从模块之间增加两条应答线。异步通信方式可分为不互锁、半互锁和全互锁三种类型(3)半同步通信同步发送方用系统时钟前沿发信号接收方用系统时钟后沿判断、识别3.5（同步、异步结合）异步允许不同速度的模块和谐工作增加一条“等待”响应信号WAIT半同步通信控制方式比异步通信简单，可靠性较高，同步结构较方便。其缺点是对系统时钟频率不能要求太高，故从整体上来看,系统工作的速度还是不很高。以输入数据为例的半同步通信时序T1主模块发地址T2主模块发命令…T3从模块提供数据T4从模块撤销数据，主模块撤销命令Tw当为低电平时，等待一个TWAITTw当为低电平时，等待一个TWAIT3.5读命令WAIT地址数据3.5时钟总线传输周期T1T2TWTWT3T4半同步通信（同步、异步结合）上述三种通信的共同点一个总线传输周期（以输入数据为例）•主模块发地址、命令•从模块准备数据•从模块向主模块发数据总线空闲3.5占用总线不占用总线占用总线(5)分离式通信充分挖掘系统总线每个瞬间的潜力主模块申请占用总线，使用完后即放弃总线的使用权从模块申请占用总线，将各种信息送至总线上一个总线传输周期子周期1子周期23.5主模块1.各模块有权申请占用总线分离式通信特点充分提高了总线的有效占用2.采用同步方式通信，不等对方回答3.各模块准备数据时，不占用总线4.总线被占用时，无空闲3.5