10-12上第4章(未学汇编).

4.1概述存储器的分类存储器的主要性能指标半导体存储器芯片的结构4.2常用存储器芯片的连接使用4.2.1SRAM静态读写存储器1.6264SRAM芯片概述2.半导体存储器与CPU的连接3.存储器地址译码(书171页2.连接使用)4.静态RAM连接举例本章教学重点SRAM与CPU的连接,地址译码方法本次课主要内容第4章存储系统小结汇编语言程序实验4.1概述存储器的分类存储器的主要性能指标半导体存储器芯片的结构4.2常用存储器芯片的连接使用（重点）SRAM静态读写存储器1.6264SRAM芯片概述2.半导体存储器与CPU的连接3.存储器地址译码(书171页2.连接使用)4.静态RAM连接举例只读存储器ROMEPROMEEPROM其它存储器双端口存储器芯片DS1609FIFO(先进先出)存储器芯片DS200980x86及奔腾处理器总线上的存储器连接8086的内存接口4.3动态读写存储器4.4,4.5,4.6节不要求掌握（基础好同学自学）本章教学重点SRAM与CPU的连接,地址译码方法第4章存储系统第4章：教学要求1.了解各类半导体存储器的应用特点2.熟悉半导体存储器芯片的结构3.熟悉SRAM和EPROM的引脚功能(了解其它半导体存储器芯片的引脚功能)4.掌握存储器芯片与CPU连接的方法(特别是片选端的处理)、计算地址范围、存储容量5.书4.4,4.5,4.6节不要求掌握（基础好同学自学）上次课回顾-----与前面所学知识的衔接微型计算机基本结构图:微型计算机的硬件结构◇M/IO*访问存储器或者I/O高电平（M）A19~A0提供20位存储器地址低电平（IO*）A15~A0提供16位I/O口地址◇WR*（Write）写控制低电平有效时，表示处理器正将数据写到存储单元或I/O端口◇RD*（Read）读控制低电平有效时，表示处理器正从存储单元或I/O端口读取数据8086CPU引脚线---外部特性CPU引脚是系统总线的基本信号可以分成三类信号16位数据线：D0~D1520位地址线：A0~A19控制线：读写控制引脚ALE、M/IO*、WR*、RD*、READYINTR、INTA*、NMI，HOLD、HLDARESET、CLK、Vcc、GND与主存储器、接口有关MOVAL,[2000H]MOV[2000H],AL总线操作M/IO*WR*RD*存储器读(MEMR*)高电平高电平低电平存储器写(MEMW*)高电平低电平高电平I/O读(IOR*)低电平高电平低电平I/O写(IOW*)低电平低电平高电平INAL,80HOUT80H,ALPC/XT总线信号(8088系统总线)62个地址线A19～A0：经过锁存输出的地址线数据线D7～D0：8位双向数据信号线读写控制线BALE缓冲地址锁存允许，指示CPU总线周期IOR*I/O读IOW*I/O写信号MEMR*存储器读MEMW*存储器写(可屏蔽)中断请求线IRQ2～IRQ76个优先权顺序IRQ2最高，IRQ7最低外部中断源的可屏蔽中断请求信号经过8259中断控制器送CPUDMA传送控制线DRQ1~DRQ3DMA请求DACK1~DACK3DMA响应AEN：地址允许，指示DMA总线周期T/C：计数结束信号，表示DMA传送结束8088存储器写总线周期T4T3T2T1ALECLKA19/S6~A16/S3A15~A8AD7~AD0A15~A8A7~A0输出数据D7-D0A19~A16S6~S3READY（高电平）IO/M*WR*T1状态——输出20位存储器地址A19~A0。IO/M*输出低电平，表示存储器操作；ALE输出正脉冲，表示复用总线输出地址T2状态——输出控制信号WR*和数据D7~D0T3和Tw状态——检测数据传送是否能够完成。通过插入Tw等待状态，来使速度差别较大的两部分保持同步T4状态——完成数据传送8088CPU的存储格式--小端存储方式D7D0字节D15D0字D31D0双字00006H78H00005H56H00004H12H00003H34H00002H00001H00000H低地址LSBMSB00002H单元的内容为：[00002H]=34H00002H“字”单元的内容为：[00002H]=1234H00002H号“双字”单元的内容为：[00002H]=78561234H•多字节数据在存储器中占连续的多个存储单元•存放：低字节存入低地址，高字节存入高地址•表达：用低地址表示多字节数据占据的地址空间•同一个存储器地址可以是字节单元地址、字单元地址、双字单元地址等等设DS=000002H“双字”单元MOVEAX,[0002H]00002H“字”单元MOVAX,[0002H]00002H单元MOVAH,[0002H高地址存储单元D7D0存储器地址返回上次课回顾结束4.1概述存储系统的层次结构CPU(寄存器)Cache主存（内存）辅存（外存）存储器的分类按存储器在主机内部或外部：内存和外存。按存储介质：半导体存储器、磁存储器、光存储器、纸卡存储器。按存取方式：随机存储器、顺序存储器。按读/写功能：读/写存储器（RAM）、只读存储器（ROM）按信息的可保存性：永久性存储器、易失性存储器。除采用磁、光原理的辅存外，其它存储器主要都是采用半导体存储器本章主要介绍采用半导体存储器及其组成主存的方法一.半导体存储器的分类内存由半导体存储器构成半导体存储器的分类按工作方式读写存储器RAM：可读可写、断电丢失只读存储器ROM：正常只读、断电不丢失对RAM按制造工艺分双极型：速度快、集成度低、功耗大金属氧化物(MOS)型：速度慢、集成度高、功耗低MOS型RAM分类：静态RAM(SRAM)动态RAM(DRAM)详细分类，请看图示半导体存储器的分类半导体存储器只读存储器（ROM）读写存储器（RAM）静态RAM（SRAM）动态RAM（DRAM）掩膜式ROM一次性可编程ROM（PROM）紫外线擦除可编程ROM（EPROM）电擦除可编程ROM（EEPROM）FlashMemory（闪存）详细展开，注意对比二.存储器主要性能指标主要性能指标存储容量、速度（存取时间）、价格、可靠性、功耗等。速度(存取时间)指(存储器芯片所要求的)存取存储器芯片中某一个单元所需时间CPU读写RAM时提供给RAM芯片的读(写)时间必须比RAM所要求的存取时间长.•CPU正常情况下一次读(写)内存时间为4T存储容量存储器芯片具有大量存储单元每个存储单元拥有一个地址存储1/4/8/16/32位数据存储容量与地址、数据线个数有关芯片存储容量＝存储单元数×存储单元的位数＝2M×N(位)M：芯片的地址线根数N：芯片的数据线根数单位位b(Bit),字节B(Byte),KB=210B=1024B,MB=220B,GB=230B,TB=240B存储器主要用容量、速度和成本来评价举例存储结构8K×864K位存储容量13个地址引脚8个数据引脚存储容量计算例:SRAM芯片626428个引脚：13根地址线A12～A08根数据线D7～D0片选CS1*、CS2读写WE*、OE*空脚NC存储容量为功能+5VWE*CS2A8A9A11OE*A10CS1*D7D6D5D4D3NCA12A7A6A5A4A3A2A1A0D0D1D2GND123456789101112131428272625242322212019181716158K×8=64K位三.半导体存储器芯片的结构地址寄存地址译码存储体控制电路地址线A0A1…数据寄存读写电路数据线D0D1…OEWECS①存储体存储器芯片的主要部分，用来存储信息②地址译码电路根据输入的地址编码来选中芯片内某个特定的存储单元③片选和读写控制逻辑选中存储芯片，控制读写操作返回8086CPU引脚4.2常用存储器芯片的连接使用4.2.1SRAM静态读写存储器(重点)主要被用于小型微机系统多为“存储单元数×8”的存储结构1.6264SRAM芯片概述芯片容量：64K位存储结构：8K×828脚双列直插（DIP）13个地址线：A12～A08个数据线：D7～D0控制引脚：CS1*，CS2，OE*，WE*无连接：NC（NoConnect）示意图6264SRAM芯片引脚功能(外部特性)28个引脚：13根地址线A12～A08根数据线D7～D0片选CS1*、CS2读写WE*、OE*空脚NC存储容量为功能+5VWE*CS2A8A9A11OE*A10CS1*D7D6D5D4D3NCA12A7A6A5A4A3A2A1A0D0D1D2GND123456789101112131428272625242322212019181716158K×88086CPU引脚6264SRAM的片选和读写控制选中存储芯片，控制读写操作片选（CS1*、CS2）片选有效，才可以对该芯片进行读/写操作无效时，数据引脚呈现高阻状态，并可降低功耗读控制（OE*）控制读操作。芯片被选中的前提下，若有效，6264芯片内数据输出到数据引脚该控制端对应系统总线(CPU)的读控制线RD*(MEMR*)写控制（WE*）控制写操作。芯片被选中的前提下，若有效，将数据写入6264芯片中该控制端对应系统总线(CPU)的写控制线WR*(MEMW*)6264真值表工作方式CS1*CS2WE*OE*D7~D0未选中未选中读操作写操作1×00×011××01××10高阻高阻输入输出6264SRAM和8088CPU的时序配合•6264芯片的读周期为tRC;CPU正常情况下一次读(写)内存时间为4T•CPU读写RAM时提供给RAM芯片的读(写)时间必须比RAM所要求的存取时间长.•故需4TtRC,否则8088CPU存储器读总线周期需插TW等处理SRAM6264的时序(读)图4.12.SRAM6264数据读出波形8088CPU存储器读总线周期T4T3T2T1ALECLKA19/S6~A16/S3A15~A8AD7~AD0A15~A8A7~A0输入数据A19~A16S6~S3READY（高电平）IO/M*RD*CPU正常情况下一次读(写)内存时间为4TT1状态——输出20位存储器地址A19~A0IO/M*输出低电平，表示存储器操作；ALE输出正脉冲，表示复用总线输出地址T2状态——输出控制信号RD*T3和Tw状态——检测数据传送是否能够完成T4状态——前沿读取数据，完成数据传送2.半导体存储器与CPU的连接1.存储芯片的数据线DB2.存储芯片的读写控制线WE、OE3.存储芯片的地址线AB4.存储芯片的片选端CS或CE地址寄存地址译码存储体控制电路AB数据寄存读写电路DBOEWECS如何连至CPU或系统总线？CE或小结：半导体存储器与CPU（或系统总线）的连接1.存储芯片的数据线DB——连CPU(系统总线)数据线2.存储芯片的地址线AB——连CPU(系统总线)低位地址线3.存储芯片的读写控制线WE——连CPU写信号WR(系统总线MEMW)OE——连CPU读信号RD(系统总线MEMR)4.存储芯片的片选端CS——与CPU高位地址经过译码电路输出相连地址寄存地址译码存储体控制电路AB数据寄存读写电路DBOEWECS①存储体存储器芯片的主要部分，用来存储信息②地址译码电路根据输入的地址编码来选中芯片内某个特定的存储单元③片选和读写控制逻辑选中存储芯片，控制读写操作译码方法例:6264连系统总线A19A18A17A16A15A14～A0全0～全1D7～D027256EPROMA14～A0CE存储芯片片选端CS常有效令芯片（组）的片选端常有效，不与CPU的高位地址线发生联系，即芯片（组）总处在被选中的状态虽简单易行、但无法再进行地址扩充，会出现“地址重复”地址重复：一个存储单元具有多个存储地址。原因：CPU有些高位地址线没有用、可任意。×表示任意（0或1均可）例：高位地址译码才更好3.存储器地址译码(重点)(书171页2.连接使用)存储器芯片与处理器的连接存储器芯片有数据、地址、读写控制引脚处理器总线有数据、地址、读写控制信号功能上多数可以直接相连但是，地址信号需要译码处理器地址总线个数多于存储器地址引脚个数多个存储