2010数字电路与逻辑设计试题(A卷)

第1页共3页华南农业大学期末考试试卷（A卷）2010学年第一学期考试科目：数字电路与逻辑设计_考试类型：（闭卷）考试时间：120__学号姓名年级专业____________题号一二三四五总分得分评阅人一．填空题（每空2分，共20分）1．八进制数15.5对应的二进制数为，十进制数为。2．T型触发器的特征方程为。3．需要用片256×4的RAM组成一个1024×8的RAM。4．时序逻辑电路的特征元件是。5．若3位同步二进制加法计数器正常工作时，由000状态开始计数，则经过17个输入计数脉冲后，计数器的状态应该是。6．三变量输入的逻辑函数有个最小项。7．设计一个二十五进制计数器至少要个触发器。8．输出端仅与状态有关，而与输入无关的时序电路为电路。9．用四路数据选择器实现函数CBACBACBACBAF，当用AB作选择变量时，D3=。二．单择题（每小题2分，共20分）1．CABAF的对偶式F是（）。（A）CABAF（B）CABAF（C）CABAF（D）CABAF2．JK触发器在同步工作时，若现态0nQ，要求到达次态11nQ，则应使JK=（）。（A）00（B）01（C）1×（D）×13．在下列逻辑部件中，不属于组合逻辑电路部件的是（）。（A）译码器（B）编码器（C）全加器（D）寄存器4．要使得3-8线译码器（74LS138）能正常工作，使能端CBAS,S,S的电平是（）。第2页共3页（A）100（B）111（C）011（D）0015．若要设计一个脉冲序列为1101001110的序列脉冲发生器，应选用个触发器。（A）2（B）3（C）4（D）106．与表达式BCBAABF，描述的电路功能不相同的表达式是（）。（A）CBBAF（B）BCBAF（C）CBBAF（D）CABBAF7．数字信号和模拟信号不同之处是（）。（A）数字信号在大小和时间上不连续，而模拟信号则相反（B）数字信号在大小上不连续，时间上连续，而模拟信号则相反（C）数字信号在大小上连续，时间上不连续，而模拟信号则相反（D）以上三项都不对8．对正逻辑而言，某电路是与非门，则对负逻辑而言是（）。（A）与非门（B）与门（C）或非门（D）或门9．一个具有n位地址输入，m位数据输出的ROM，其存储容量为（）。（A）mn（B）mn2（C）nn2（D）m210．“5421”BCD码（10001001）5421可表示为十进制数（）。（A）（86）10（B）（56）10（C）（106）10（D）（9）10三．化简题（每小题6分，共18分）1.用卡诺图化简求出逻辑函数DACDBDBAFD,C,B,A的最简与-或表达式。2.将下列代数式CDCBADCBAFD,C,B,A化成标准与-或表达式和标准或-与表达式。3.化简如下所示原始状态表。01AB/0A/1BC/0A/0CC/0B/0DE/0D/1EC/0D/0四．电路分析与设计题（每小题8分，共32分）1、如下图F的输出表达式，并进行化简？XS第3页共3页2、作出如下图电路的状态转移表，初始状态0000ABCDQQQQ。其中74LS161为同步置数的16进制计算器，MUX为八选一多路选择器。3、用两片4位二进制并行加法器实现2位十进制数8421码到二进制码的转换。4、74LS162为同步清零十进制同步加法计数器，用此芯片设计一款24进制的计数器最少需要几片74LS162？（2分）具体设计方案如何？（6分）五．综合题（共10分）1、设计一个从000状态到100状态的五进制计数器。当控制端X=1时，实行加一计数；当X=2时实现加二计数。要求用D触发器和PLA完成设计。≥1＆＆111=1FG11G21G31G41G51G61QdQcQbQaDdDcDbDaPTLdCLRCP“1”CpA2A1A074LS161D0D1D2D3D4D5D6D7MUXF1X11XX1X000S3S2S1S0A3A2A1A0B3B2B1B0CiCo74LS283QdQcQbQaDdDcDbDaPTLdCLRCP74LS162