计算机组成原理与汇编语言程序设计第6章资料

第3篇存储系统与输入/输出系统硬件组成角度：了解存储器及各种I/O设备的组成原理，以及连接整机的方法。控制I/O传送的角度：3种控制方式，以及控制方式对接口和I/O程序的影响。软件组成角度：3个层次：用户程序对I/O设备的调用，OS中的驱动程序，I/O设备控制器中的控制程序。第6章存储系统本章主要内容：存储器的分类、技术指标各类存储原理主存储器的组织高速缓冲存储器外部存储器物理存储系统的组织虚拟存储系统的组织第1节概述6.1.1存储器的分类1.按存储器在系统中的作用分类（1）内部存储器主要存放CPU当前使用的程序和数据。速度快容量有限（内存、主存）（2）外部存储器存放大量的后备程序和数据。速度较慢容量大（辅存、外存）（3）高速缓冲存储器存放CPU在当前一小段时间内多次使用的程序和数据。速度很快容量小2.按存取方式分类可按地址对任一存储单元进行读写，随机存取：（1）随机存取存储器（RAM）访问时间与单元地址无关。（2）只读存储器（ROM）随机存取存储器的特例，只能读不能写。（3）顺序存取存储器（SAM）访问时，读/写部件按顺序查找目标地址，访问时间与数据位置有关。（4）直接存取存储器（DAM）访问时,读/写部件先直接指向一个小区域，再在该区域内顺序查找。访问时间与数据位置有关。3.按存储介质分类（1）磁芯存储器利用不同的剩磁状态存储信息，容量小、速度慢、体积大、可靠性低。已淘汰（2）半导体存储器MOS型双极型集成度高、功耗低，作主存集成度低、功耗大，速度快，作Cache利用磁层上不同方向的磁化区域表示信息。容量大，长期保存信息，非破坏性读出，作外存。（3）磁表面存储器速度慢。（4）光盘存储器速度慢。激光控制，利用光斑的有无表示信息。容量很大，非破坏性读出，长期保存信息，作外存。4.按信息的可保存性分类断电后信息消失易失性（挥发性）存储器断电后信息仍然保存永久性存储器6.1.2主存的主要技术指标1.存储容量主存所能容纳的二进制信息总量。2.存取速度存取时间存取周期访问时间、读写时间读写周期3.可靠性规定时间内存储器无故障读写的概率。用平均无故障时间来衡量。4.存取宽度一次可以存取的数据位数或字节数。常用容量单位：Byte、KB、MB、GB、TB第2节存储原理6.2.1半导体存储器的存储原理MOS型电路结构PMOSNMOSCMOS工作方式静态MOS动态MOS存储信息原理静态存储器SRAM动态存储器DRAM依靠双稳态电路内部交叉反馈的机制存储信息。功耗较大,速度快,作Cache。制造工艺双极型功耗较小,容量大,速度较快,作主存。依靠电容存储电荷的原理存储信息。1.半导体静态存储器的存储原理（1）组成T1、T3：MOS反相器Vcc触发器T3T1T4T2T2、T4：MOS反相器T5T6T5、T6：控制门管ZZ：字线，选择存储单元WW（2）定义存“0”：T1导通，T2截止；存“1”：T1截止，T2导通。W、W：位线，完成读/写操作AB（3）工作T5、T6导通，选中该单元。Z：加高电平，VccWT3T1T4T2T5T6ZW读出：根据W、W上有无电流，读1/0。（4）保持Z加低电平，T5、T6截止，位线与双稳态电路分离，保持原有状态不变。写入：W低、W高电平，写0W高、W低电平，写1静态单元是非破坏性读出，读后不需重写。2.半导体动态存储器的存储原理（1）四管单元（a）组成T1、T2：记忆管C1、C2：柵极电容T3、T4：控制门管Z：字线W、W：位线T1T2T3T4ZWWC1C2（b）定义“0”：T1导通，T2截止“1”：T1截止，T2导通（C1有电荷，C2无电荷）；（C1无电荷，C2有电荷）。（c）工作Z加高电平，T3、T4导通，选中该单元。写入：在W、W上分别加高、低电平，写1/0。读出：W、W先预充电至高电平，断开充电回路，再根据W、W上有无电流，读1/0。（d）保持Z加低电平，T3、T4截止，该单元未选中，保持原状态。需定期向电容补充电荷(动态刷新)，所以称动态。四管单元是非破坏性读出，读出过程即实现刷新。T1T2T3T4ZWWC1C2（2）单管单元组成C：记忆单元CWZTT：控制门管Z：字线W：位线定义保持Z：加低电平，T截止，该单元未选中，保持原状态。单管单元是破坏性读出，读出后需重写。“0”：C无电荷，电平V0（低）“1”：C有电荷，电平V1（高）工作写入：Z加高电平，T导通，在W上加高/低电平，写1/0。读出：W先预充电，断开充电回路；Z加高电平，T导通；根据W线电位的变化，读1/0。6.2.2磁表面存储器的存储原理1.记录介质与磁头介质：磁层（矩磁薄膜），依附在基体上磁头：读写部件2.读写原理（1）写入磁头线圈中加入磁化电流（写电流），并使磁层移动，在磁层上形成连续的小段磁化区域（位单元）。（2）读出磁头线圈中不加电流，磁层移动。当位单元的转变区经过磁头下方时，在线圈两端产生感应电势。3.磁记录编码方式写电流波形的组成方式。提高可靠性提高记录密度减少转变区数目具有自同步能力（1）归零制（RZ）I0t001101每一位有两个转变区，记录密度低。（2）不归零制（NRZ）001101I0t转变区少，无自同步能力。（3）不归零-1制（NRZ1）001101I0t写1时电流极性变，写0时电流极性不变。转变区少，无自同步能力。用于早期低速磁带机。（4）调相制（PM）I0t001101I0t001101转变区多，有自同步能力。用于早期磁盘。转变区多，有自同步能力。用于快速启停磁带机。（5）调频制（FM）每个单元都有极性转变写1时位单元中间电流变，相邻的0交界处电流变。转变区少，有自同步能力。用于磁盘。（6）改进型调频制（MFM）I0t001101可压缩位单元长度：I0t001101（7）群码制（GCR）记录码中连续的0不超过2个；按NRZ1方式写入。转变区少，有自同步能力。用于数据流磁带机。6.2.3光存储器的存储原理1.形变型光盘（1）定义有孔为1，无孔为0（2）写入写1，高功率激光照射介质，形成凹坑；写0，不发射激光束，介质不变。（3）读出低功率激光扫描光道，根据反射光强弱判断是1或0。形变不可逆，不可改写2.相变型光盘写入写1，高功率激光照射介质，晶粒直径变大；写0，不发射激光束，晶粒不变。读出低功率激光扫描光道，根据反射率的差别判断是1或0。相变可逆，可改写3.磁光型光盘可改写写入前：外加磁场，使介质呈某种磁化方向读出热磁效应写，磁光效应读写1，激光照射并外加磁场改变磁化方向；写0，未被照射区域，磁化方向不变。低功率激光扫描光道，根据反射光的偏转角度判断是1或0。第3节主存储器的组织6.3.1主存储器的逻辑设计需解决：芯片的选用、地址分配与片选逻辑、信号线的连接。写入例：某半导体存储器，总容量4KB。其中固化区2KB，选用EPROM芯片2716（2Kx8/片）；工作区2KB，选用SRAM芯片2114（1Kx4/片）。地址总线A15～A0（低），双向数据总线D7～D0。给出地址分配和片选逻辑，并画出逻辑框图。（1）计算芯片数ROM区：2Kx81片2716RAM区：位扩展2片1Kx41Kx82组1Kx82KB4片2114字扩展（2）地址分配与片选逻辑存储器寻址逻辑芯片内的寻址芯片外的地址分配与片选逻辑1.存储器逻辑设计大容量芯片在地址低端,小容量芯片在地址高端。存储空间分配：低位地址分配给芯片，高位地址形成片选逻辑。芯片芯片地址片选信号片选逻辑2K1K1KA10～A0A9～A0A9～A0CS0CS1CS2A11A11A10A11A10A15A14A13A12A11A10A9…A0000……0101……1100……04KB需12位地址寻址：ROMA11～A064KB2KB1Kx4RAM1Kx41Kx41Kx4111……1110……0011……1（3）连接方式扩展位数扩展单元数连接控制线形成片选逻辑电路27164A10~A0D7~D4D3~D044R/WA11A10CS0A11A11A10CS1CS22114211444A9~A02114211444A9~A04例：某半导体存储器容量为15K×8位，其中固化区8K×8位，可选EPROM芯片为4K×8/片；随机读写区7K×8位，可选SRAM芯片为4K×4/片，2K×4/片，1K×4/片。地址总线A15~A0，数据线D7~D0，由R/线控制读/写，为低电平时允许存储器工作。存储区域位于存储空间的最低端。请设计并画出该存储器的逻辑图，注明地址分配及片选逻辑式。WMREQ2.动态存储器的刷新单管存储单元：定期向电容补充电荷最大刷新周期：2ms刷新方法：各芯片同时，片内按行刷新一行所用时间刷新周期：对主存的访问由CPU提供行、列地址，随机访问。读/写/保持：动态刷新：由刷新地址计数器提供行地址，定时刷新。2ms内集中安排所有刷新周期死区用在实时要求不高的场合（1）集中刷新R/W刷新R/W刷新2ms50ns（2）分散刷新各刷新周期分散安排在存取周期中。R/W刷新R/W刷新100ns用在低速系统中2ms例.各刷新周期分散安排在2ms内。128行≈15.6微秒每隔15.6微秒提一次刷新请求，刷新一行；2毫秒内刷新完所有行。（3）异步刷新用在大多数计算机中R/W刷新R/W刷新R/WR/WR/W15.6微秒15.6微秒15.6微秒刷新请求（DMA请求）刷新请求（DMA请求）6.3.2主存储器与CPU的连接（2）较大系统模式CPU存储器地址数据R/W（1）最小系统模式CPU存储器地址地址锁存器收发缓冲器总线控制器数据控制1.系统模式（3）专用存储总线模式2.速度匹配与时序控制CPU与主存间建立专用高速存储总线总线周期时钟周期异步控制同步控制扩展同步控制CPU内部操作访存操作3.数据通路匹配解决主存与数据总线之间的宽度匹配8086存储器匹配方式如下：D7~D0奇地址（高字节）存储体512K8A18~A0D15~D8D7~D0A0A19~A1D7~D0偶地址（低字节）存储体512K8A18~A0BHESELSEL4.主存的控制信号读写命令、存储器选择命令等第4节高速缓冲存储器Cache6.4.1Cache的工作原理原理：基于程序和数据访问的局部性目的：减少访存次数，加快运行速度方法：在CPU和主存之间设置小容量的高速存储器。Cache与CPU及主存的关系6.4.2Cache的组织1.地址映像（1）直接映像主存的页只能复制到某一固定的Cache页。容易实现，但缺乏灵活性Cache与主存空间划分成相同大小的页（块）（2）全相连映像主存的每一页可映像到Cache的任一页。映像关系灵活，但速度慢。（3）组相连映像主存与Cache都分组比直接映像灵活，比全相联映像速度快。主存页与Cache组号固定映像Cache组内自由映像2.替换算法（1）先进先出算法FIFO（2）最近最少使用算法LRU按页面调入Cache的先后顺序决定调出顺序近期使用最少的页面先调出3.Cache的读/写过程读将主存地址同时送往主存和CacheCache命中Cache失败从主存读将数据送访存源写写回法写直达法同时写Cache和主存Cache页被替换时，才写入主存4.多层次Cache存储器片内Cache（L1）片外Cache（L2）集成在CPU芯片内安装在主板上统一Cache分离Cache指令和数据在同一个Cache中,在取指令和取数的负载之间自动平衡。指令和数据分别在不同的Cache中，避免了Cache在指令预取器和执行单元之间的竞争。L1第5节外部存储器主要技术指标存储密度单位长度内存储的二进制位数存储容量：一台外部存储器所能存储的二进制信息总量主要特点：大容量、永久存储位密度面密度单位面积内存储的二进制位数作用：存访暂不运行的程序和数据速度指标平均寻址时间数据传输率平均寻道时间平均旋转延迟Kb/s、KB/s误码率：读出时出错的概率6.5.1硬磁盘存储器1.硬盘的基本结构与分类适用于调用较频繁的场合，常作主存的直接后援。硬盘硬盘驱动器硬盘适配器硬盘控制逻辑及接口盘片、磁头定位系统、传动系统组成按盘片是否可换分类可换盘片式固定盘片式按盘