2-4译码器的设计

实验一译码器的设计（2-4译码器）姓名：学号：专业：自动化年级：2008译码器的设计（2-4译码器）一：实验目的1：能了解组合逻辑中译码器电路的设计原理。2：能利用CPLD数字发展实验系统设计一个二对四译码器。3：能自行验证所设计电路的正确性。二：实验内容及要求设计一个2-4译码器，并下载到实验板进行验证。三：实验器材1.软件：Altera公司的Quartus||软件。2.芯片：Altera公司的EP2C8T144C8。3.开发平台：台湾掌宇公司的CIC-31智能型可编程数字开发系统。四：实验步骤1.建立名为decoder2-4的工程文件，并在Quartus||原理图编辑环境中绘制电路图，如下图所示。2.保存文件，检查及编译。3.建立波形文件，并进行功能仿真，仿真结果如下图所示。4.测试电路功能，并完成下表。输入输出S1（P132）S0（P129）m3（P100）m2（P101）m1（P112）m0（P113）000001010010100100111000