XILINX 中国通信

彰顯連接功能封面專題選擇正確的互連技術專欄讓芯片對芯片互連的擴展易如反掌PCIExpress與FPGA用於高性能數據轉換器的Virtex-5FPGA技術自動MGT串行鏈路調協確保設計余量XilinxFPGA適應不斷變化的廣播視頻潮流技術長廊資訊脈搏Xilinx為Spartan-3系列提供DDR2-400接口支持同時提供經硬件驗證的參考設計Xilinx2007年10-12月FPGA培訓課程可編程系統解決方案XilinxNews中國通訊賽靈思請即瀏覽賽靈思中國通訊網絡版的全部精彩內容ISSUE26AUTUMN2007第二十六期2007年秋季刊彰顯連接功能封面專題選擇正確的互連技術專欄讓芯片對芯片互連的擴展易如反掌PCIExpress與FPGA用於高性能數據轉換器的Virtex-5FPGA技術自動MGT串行鏈路調協確保設計余量XilinxFPGA適應不斷變化的廣播視頻潮流技術長廊資訊脈搏Xilinx為Spartan-3系列提供DDR2-400接口支持同時提供經硬件驗證的參考設計Xilinx2007年10-12月FPGA培訓課程RXilinxNews中國通訊賽靈思請即瀏覽賽靈思中國通訊網絡版的全部精彩內容第二十六期2007年秋季刊ISSUE26AUTUMN2007由於互連的特性各不相同，因此，在選擇適當的互連之前，請明確定義您的要求。作者：JagBolariaLinleyGroup公司高級分析師[e-mail]封面專題選擇正確的互連互連已從並行演進為串行，複雜性有所增加，以使通信更為有效，並減少擁塞或熱點。除了連接端點之外，現代的互連還為在由端點構成的網絡中高效移動數據定義了全面的協議。這樣，必須互連的網絡和端點常常決定對某個互連的具體要求。這些要求包括：數據速率、延遲、有損或無損連接、可擴展性和冗余。正是這些要求決定了人們為具體網絡選擇什麼樣的恰當互連。互連技術的現有生態系統是在進行選擇時應考慮的另一重要因素。良好的生態系統有助於降低開發成本，縮短上市時間。在本文中，我會介紹一些領先的互連，並討論它們適合哪些具體應用或市場板塊。LinleyGroup公司有關高速互連的報告提供了各種互連的詳情及對應的領先產品，您可在以下網址瞭解具體信息：。PCIe和以太網我們的研究顯示，領先的互連由大批量平台驅動。較大批量平台帶來的規模經濟確保了低成本的構建模塊以及廣泛的可用性。此外，大規模的部署也產生了經現場驗證的技術，這些技術可以以最低的風險性應用於其他平台。兩個最大批量的平台是PC和網絡設備。PC平台驅動PCIExpress(PCIe)和以太網，而網絡設備僅驅動以太網。不過，因為這些互連都是針對具體應用開發的，它們並不能原封不動搬到其他許多市場。半導體行業和系統供應商正在改進這些互連以滿足新應用的要求。例如，PCIe的可擴展性已經演進到可以支持更高的數據速率和更多的通道。利用IOV（I/O虛擬技術），PCIe演進到可以支持虛擬化，從而使其可運用於存儲系統和刀片服務器中。採用IEEE802.3ar和BCN（反向擁塞通知）後，以太網的增強功能包括：更有效的流量控制、擁塞管理以及解決其本身具有的有損特性的嘗試。這些增強功能將提高以太網在存儲系統、數據中心及背板中的適用性。雖然目前以太網和PCIe可適用於更多的應用，但仍無法滿足所有系統的技術和業務要求。比如刀片服務器就採用了以太網和光纖通道(FC)的組合。雖然OEM可能希望強化這些架構，但由於最終用戶在FC方面投入太多，所以希望目前和將來獲得在這方面的支持。PCIe和以太網也無法滿足高性能計算(HPC)應用在可擴展性、延遲和無損方面的要求。HPC使用能提供更好的延遲和可擴展性的專用互連，如InfiniBand。在這種情況下，OEM就需要靈活的互連解決方案，使其可引入通用平台，從而滿足不同用戶的要求。無論是主導型還是專用型互連都會繼續演進，以支持更高的數據速率、減少延遲並提供更好的可擴展性其他各種互連端點和具體系統的要求通常會促進專用互連的發展。RapidIO就是其中一例。在系統和芯片供應商的推動下，RapidIO已有所演進，以處理無線基礎架構的獨特要求。通過這種互連，可以在線卡和網絡/無線基礎架構系統上進行分布式計算，效果優於大多數與其競爭的互連。該互連還集成到了TexasInstruments的DSP以及Freescale的PowerPCCPU上。由於基站使用DSP陣列，所以很容易決定在這些應用中使用RapidIO作為互連。隨時間的推移，RapidIO有望用於在多個數據流上執行數字信號處理的其他平台。其他專用互連的例子還包括：XFI、SFI、XAUI、SPAUI、Interlaken、SPI-S及KR。這些互連的開發，是為了處理各應用中非常具體的底層需求。雖然本文不可能談及所有的互連，不過我們可以討論其中的幾個，主要關註其解決的問題和對系統的影響。XFI和SFI用於以10Gbps的速度連接光學模塊。在這種數據速率上，主要的難題是信號調節，包括光纖電子色散補償和實現電路板布線和接插件之間的均衡。這些要求推動了對針對信號傳輸通道特征的專用組件的設計。由於處於這些速率的數據可能會被信道化（即在單個物理鏈路上包含多流），添加流量管理功能就很重要。諸如Interlaken、SPI-S和SPAUI之類的規範就是針對高數據速率和流量管理的。由於並不存在單一標準，我們認為系統設計人員在進行設計時，所採用的解決方案應具有靈活性，能滿足當前和將來的要求。網絡上的10Gbps速率和多端口線卡相結合，推動了對更高帶寬的需求，而背板也相應需要更高的數據速率。IEEE802.3ap利用其10GBase-KR規範解決了這一問題，定義了10Gbps的串行鏈路。除了均衡和預加重，可能還需要提供對幾個接插件可接受性能的前向糾錯以及在背板中常見的40英寸跡線。此外，這些系統還需要與以前的線卡兼容，這就要求背板以1Gbps或3.125Gbps的速度運行。同樣，要滿足系統的要求，關鍵還是需要靈活的解決方案。結論對於互連，多種不同應用都有需求；對於系統設計人員，又有多種互連可供選擇。我們希望PCIe和以太網成為主導型的互連。它們將被用於服務器、網絡、存儲系統、無線網絡和其他許多系統中。不過，沒有一種（或兩種）互連能滿足所有系統的要求。因此，業界已開發並會繼續提供針對不同應用的專用互連。無論是主導型還是專用型互連都會繼續演進，以支持更高的數據速率、減少延遲並提供更好的可擴展性。此外，系統將需要支持舊有的卡。建議系統設計人員選擇最好的互連和設計上的靈活性，以涵蓋各種不同互連及每種互連不斷演進的變化。在向系統設計人員提供這種靈活性和支持互連的廣闊前景方面，FPGA發揮了至關重要的作用。2007年秋季刊　　　　34　　　　賽靈思中國通訊　26期讓芯片對芯片互連的擴展易如反掌Sarance高性能InterlakenIP核以高達50Gbps的帶寬連接器件IIIIIIPortAggregationICPortAggregationICNPUFPGATranslationFPGANPUICTMIC/FPGATMFPGAInterlakenInterlakenInterlakenSPI4.2SPI4.2作者：FarhadShafaiSaranceTechnologies公司研發副總裁[e-mail]echnologies公司高級設計工程師[e-mail]圖1–典型應用隨全球範圍的網絡連接日益緊密，人們對帶寬的需求也在持續增加。通信系統的互連技術必須不僅能連接現在的器件，而且能為未來提供一個發展路線圖。傳統的解決方案（如XAUI或SPI-4.2）不能擴展到10Gbps之上。SPI-4.2使用低速並行總線，這需要大量引腳來傳輸10Gbps的數據。XAUI無法對包流進行信道化，因此不適合在包與包之間需區別對待的應用。人們數度試圖在XAUI和SPI-4.2的基礎上做出改進，但所有派生方案均無法擺脫作為其基礎的解決方案的固有限制，因此結果並不理想。Interlaken由CiscoSystems和CortinaSystems開發，是一種新的芯片對芯片信道化包接口協議。它以SERDES技術為基礎，並為高效而可靠的芯片對芯片包接口提供了一個框架，此包接口可以很容易地從10Gbps擴展到50Gbps及更高。圖1所示為幾個Interlaken應用。簡單說來，您可以將Interlaken用作典型網絡通信線卡中所有器件的連接功能解決方案。這些器件包括前端聚合IC或FPGA、網絡處理器和流量管理器。此外，您還可以使用轉換FPGA將具有Interlaken接口的舊有和現代器件橋接起來。SaranceTechnologies針對Xilinx®VirtexTM-5FPGA開發了一套InterlakenIP核(IIPC)。此IIPC核系列是一種高度優化的Interlaken實現，充分利用了Virtex-5器件的高級功能。IIPC抽象化Interlaken的所有細節信息，轉化為提供一個非常簡單而直接的接口。IIPC系列的所有產品都使用相同的用戶端協議和編程接口，大大簡化了性能擴展：使用10GbpsIIPC核的方式與使用50GbpsIIPC沒什麼區別。Interlaken基本概念Interlaken是一個較窄的高速信道化芯片對芯片接口。為簡單起見，我們將不一一詳述此協議的種種細節。在一個較高的層面上，該協議的基本概念包括：�支持256邏輯信道�數據擾碼和64B/67B數據編碼可確保適當的DC平衡�將數據分割成由控制字分隔的突發�對每個數據突發進行CRC24保護�對每個通道進行CRC32保護�協議獨立於SERDES通道數量和SERDES速率�支持帶內和帶外流控制機制�通道診斷和通道停用技術專欄2007年秋季刊　　　　5DeviceADeviceBIncomingPacketStreamStripeDataAcrossnLinesInterlakenTransmitterInterlakenReceiverLane0Lane1Lane0Lane1Lanen-1LanenLanen-1LanenReassembleDataFromnLanesOutgoingPacketStream圖2–典型芯片對芯片實現（僅顯示單向鏈路）CRC32,Scrambler/Desrambler,Gearboxclkoutdataout[255|127|63:0]mtyout[4|3|2:0]chanout[7:0]{enaout,sopout,eopout,errout}clkinrdyoutdatain[255|127|63:0]mtyin[4|3|2:0]chainin[7:0]{enain,sopin,eopin,errin}configurationandstatusbusStriping,Reassembly,CRC24ProtocolManagement,User-SideInterfaceLane0LanenInterlakenCore圖3–框圖（SERDES位於左側，用戶端接口位於右側）圖2所示為一個典型的芯片對芯片實現。包數據由發送器件按任意數量的高速串行通道條帶化，然後，由接收器件重新組合。此協議獨立於SERDES通道的數量和SERDES速率，使得其性能與SERDES通道數量成比例。以一個10Gbps系統為例，使用四個以3.125Gbps運行的千兆位級收發器(MGT)，我們可以構建一個總原始帶寬達12.5Gbps的接口，它可以為協議的額外開銷留下充足余地，並發送10Gbps的實際有效載荷。將接口擴展到20G只需將MGT的數量加倍(達到8)；帶寬會相應地擴展。Sarance的IIPC系列IIPC是一種高度優化的Interlaken實現，其構建是為了提供與協議所提供的靈活性和可擴展性相同的性能，這與Interlaken的