存储器原理与接口-du

1第5章存储器原理与接口2控制器运算器存储器输入设备输出设备34主要内容存储器分类多层存储结构概念主存储器及存储控制8086系统的存储器组织55.1存储器分类存储器：指许多存储单元的集合，用以存放计算机要执行的程序和有关数据。存储器根据其在计算机系统的地位和作用分为内存储器、外存储器和高速缓冲存储器等内存储器：指CPU通过指令可以直接访问的存储器外存储器：是内存储器的补充，一般不能为CPU直接访问，通常存放当前不活跃的程序和数据，磁盘、磁带、光盘、闪存（U盘）缓冲存储器：主要在两个不同工作速度的部件之间起缓冲作用6按构成存储器的器件和存储介质分类半导体存储器磁盘和磁带等磁表面存储器光电存储器按存取方式分类随机存储器RAM(RandomAccessMemory)只读存储器ROM（Read-OnlyMemory）串行访问存储器(SerialAccessStorage)按在计算机中的作用分类主存储器(内存)辅助存储器(外存)高速缓冲存储器(Cache)7本课程中所谓的存储器指主存储器半导体存储器8什么叫半导体？导电性能介于导体与绝缘体之间的材料，叫做半导体．例如：锗、硅、砷化镓等．半导体在科学技术，工农业生产和生活中有着广泛的应用．（例如：电视、半导体收音机、电子计算机等）半导体存储器9RAM静态RAM（SRAM）动态RAM（DRAM）组合RAM（IRAM）FlashROM掩膜型ROM可编程ROM（PROM）可擦除可编程ROM（EPROM）电可擦除可编程ROM（E2PROM)半导体存储器SRAM：其存储电路是以双稳态触发器为基础，只要不掉电，信息永不会丢失，不需要刷新电路。SRAM的主要性能是：存取速度快、功耗较大、容量较小。它一般适用于构成高速缓冲存储器（Cache）。DRAM：是依靠电容来存储信息，电路简单集成度高，但电容漏电，信息会丢失，故需要专用电路定期进行刷新。DRAM的主要性能是：容量大、功耗较小、速度较慢。它被广泛地用作内存贮器的芯片。105.2多层存储结构概念将两个或两个以上速度、容量和价格各不相同的存储器用硬件、软件或软硬件相结合的方法连接起来构成存储系统。系统的存储速度接近最快的存储器，容量接近最大的存储器。11外存平均访问时间ms级硬盘9~10ms光盘80~120ms内存平均访问时间ns级SRAMCache1~5nsDRAM内存7~15nsEPROM存储器100~400ns122、主存与辅存之间的关系主存:(半导体材料组成)优:速度较快缺:容量居中,单位成本高,价格居中。辅存:(光盘,磁盘)优:容量大,信息长久保存,单位成本低.缺:存取速度慢CPU正在运行的程序和数据存放在主存暂时不用的程序和数据存放在辅存辅存只与主存进行数据交换131、主存和高速缓存之间的关系Cache引入:为解决cpu和主存之间的速度差距,提高整机的运算速度,在cpu和主存之间插入的由高速电子器件组成的容量不大,但速度很高的存储器作为缓冲区。Cache特点存取速度最快，容量小，存储控制和管理由硬件实现。Cache工作原理——程序访问的局部性在较短时间内由程序产生的地址往往集中在存储器逻辑地址空间的很小范围内。这种对局部的存储器地址频繁访问，而对此范围以外的地址访问甚少的现象就称为程序访问的局部性。14Cache存储层次：Cache—主存层次解决CPU与主存的速度上的差距虚拟存储层次：主存—辅存层次解决存储的大容量要求和低成本之间的矛盾整个存储体系分为两个存储层次：CPU辅助硬件Cache主存辅助软硬件主存辅存Cache存储层次虚拟存储层次虚拟存储器虚拟地址逻辑地址（或程序地址）主存储器实地址物理地址154.5虚拟存储器虚拟存储器（VirtualMemory）指的是为了扩大容量把辅存当作主存使用，它将主存和辅存的地址空间统一编址，形成一个庞大的存储空间。程序运行时用户访问辅存中的信息可以使用与访问主存同样的寻址方式，所需要的程序和数据由辅助软件和硬件自动调入主存，该存储空间就称为虚拟存储器。16虚拟存储器和Cache相比有以下的主要区别：（1）虚拟存储器可以弥补主存和辅存之间的容量差距；而Cache可以弥补主存与CPU之间的速度差距。（2）虚拟存储器传送的信息块可以按分页、分段等方式，长度可达几百KB；Cache每次传送的信息块是定长的，只有几十字节。（3）CPU不能直接访问辅存，但可以直接访问Cache。（4）虚拟存储器由辅助软件和硬件相结合来划分信息块和调度程序；Cache存取信息过程和地址变换等全部由辅助硬件实现。17主存—辅存结构采用主存—辅存的存储层次结构主要目的是解决大容量和低成本的矛盾，它的存取速度与主存接进，有辅存的大容量和较低的价格。Cache—主存结构采用Cache—主存结构的主要目的是弥补CPU与主存间在速度上的差异，在CPU与主存间增设一级存储容量不大但速度很高的Cache，借助于辅助硬件把Cache和主存构成一个整体就能弥补主存速度的不足。18存储器的性能指标【容量】【速度】【可靠性】。存储容量：是存储器系统的首要性能指标，因为存储容量越大，则系统能够保存的信息量就越多，相应计算机系统的功能就越强；存取时间：指从启动一次存储器操作到完成该操作所经历的时间，又称为读写周期。存取周期：连续启动两次独立的存储操作所需间隔的最小时间。存储器可靠性：也是存储器系统的重要性能指标。通常用平均故障间隔时间来衡量。功耗：功耗通常是指每个存储元消耗功率的大小5.3主存储器及存储控制192、主存储器的基本操作读操作写操作CPUMAR容量：2k字字长：n位MBRReadWrite内部存储器CPU与内存连接示意图存储器地址寄存器MAR存储器缓冲寄存器MBR地址总线k位数据总线n位20静态存储器（SRAM）通常有6个MOS管构成的触发器作为基本存储电路动态存储器（DRAM）RAM5.3.2主存储器的基本组成单个MOS管组成基本存储电路21静态RAM（SRAM）静态存储单元电路1T4T~双稳态触发器5TT6、控制管7TT8、控制管MOS场效应管MOSFET（Metal-Oxide-SemiconductorField-Effect-Transistor）22SRAM的特点：存储元由双稳电路构成，存储信息稳定读写速度快，信息读出非破坏性所用管子数目多，单个器件容量小T1、T2总有一个处于导通状态，功耗较大SRAM通常用来做Cache23动态RAM（DRAM）单管动态存储电路24DRAM的特点所用管子少，芯片位密度高功耗小存取速度慢信息读出，存储器内容破坏，需要刷新DRAM主要用来做内存将存放于每位中的信息读出再照原样写入原单元的过程---------刷新25存储体由大量的基本存储电路组成一个存储芯片除了存储体外，还有许多外围电路组成1、存储体256kX1位，512kX1位，1024kX1位256kX4位，512kX8位，64kX8位26外围电路：地址译码器：接收来自CPU的n位地址，经译码后产生2n个地址选择信号，实现对片内存储单元的选址。片选控制端CS：接收片选信号CS及来自CPU的读/写控制信号，形成芯片内部控制信号，I/O电路：控制数据的读出和写入，具有放大信号作用。27典型的RAM示意图地址译码器I/O电路片选控制端（CS*）集电极开路或三态输出缓冲器28数据线R/W29单译码方式(字结构）：由一个译码器进行地址译码，译码器输出线的数量与存储器单元个数相同。双译码方式（复合译码结构）：采用两个译码器组成单元选择译码电路，分别称为行译码（X译码）和列译码（Y译码）。双译码方式的优点是节省了译码器输出线的条数。如1K存储单元，用单译码方式需要译码器输出1024条译码输出线；而采用双译码方式只需要32+32=64条输出线。3地址译码方式30地址译码方式单译码译码器A9A8A7A6A5A4A3A2A1A0102401存储单元1024个单元双译码行译码3210列译码013264个单元A2A1A0A4A3A5A6A7A8A931存储器的系统结构32×32=1024存储单元驱动器X译码器地址反向器I/O电路Y译码器地址反向器控制电路输出驱动12321232输入输出321231读/写选片1A0A2A3A4A5A6A7A8A9A321231325.48086系统的存储器组织1、不同模式下CPU的存储器接口8086最小模式最大模式控制信号由S2-S0经8288译码给出335.48086系统的存储器组织2、存储器接口应考虑的几个问题存储器与CPU之间的时序配合CPU总线负载能力存储芯片的选用CSOE有效时，可以对该芯片进行读写操作343、CPU提供的信号线数据线D15～D0地址线A19～A0存储器或I/O端口访问信号M/IORD读信号WR写信号BHE总线高字节有效信号MOVAL[0000]MOVAH[0001]MOVAX[0000]355.4.2存储器接口举例1、EPROM2、RAM36存储器芯片的扩展与连接基本存储器芯片模型(1)地址线的连接；(2)数据线的连接；(3)控制线的连接。37基本存储器芯片模型1.地址线的位数：决定了芯片内可寻址的单元数目，如1kX4位，有10条地址线，则可寻址的单元数为210=1024个；16K×1有14条地址线，可寻址的单元数为214=16K个。2.数据线的根数：决定片内位数，（1、4、8位）3.控制线：SRAM芯片的控制引脚信号一般有：芯片选择信号CS、读/写控制信号，对DRAM还有行、列地址选通信号。38可擦除可编程ROM(EPROM)*特征：用户可多次修改信息(电写入、光擦除)；*存储元状态：用浮置雪崩注入MOS管/叠栅注入MOS管的浮置栅是否带负电荷表示“1”/“0”(以叠栅注入MOS管为例)；*写数据“1”(写入)：如右图，脉冲宽度约50ms；*数据读出：如右图，读出周期us级。*写数据“0”(擦除)：用紫外线照射10～20分钟(浮置栅上电子获得光子能量→电子穿过SiO2层与基体电荷中和)→整个芯片一起擦除；字线X位线D(b)读出状态(a)写1状态0V字线X位线D+25V+25VDSP基体N源极S漏极D控制栅GCSiO2N浮置栅GfP基体N源极S漏极D控制栅GCSiO2N+++++-----GC1、ROM扩展电路3927系列ROM扩展电路地址线：A0------An；数据线：D0------D7；输出允许信号：OE；选片信号：CS1，重点理解片选的信号的含义。VCC,GND-------电源线和地线VPP----------编程电压27系列芯片的主要引脚40EPROM芯片2716存储容量为2K×824个引脚：11根地址线A10～A08根数据线DO7～DO0片选/编程CS/PGM读写OE*编程电压VPPVDDA8A9VPPOEA10CS/PGMDO7DO6DO5DO4DO3123456789101112242322212019181716151413A7A6A5A4A3A2A1A0DO0DO1DO2Vss41EPROM芯片2764存储容量为8K×828个引脚：13根地址线A12～A08根数据线D7～D0片选CE*编程PGM*读写OE*编程电压VPPVppA12A7A6A5A4A3A2A1A0D0D1D2GNDVccPGM*NCA8A9A11OE*A10CE*D7D6D5D4D3123456789101112131428272625242322212019181716154212345678910111213141516171819202122232425262728VppA12A7A6A5A4A3A2A1A0D0D1D2GNDD3D4D5D6D7CEA10OEA11A9A8A13A14Vcc27256引脚图A14A13A12A11A10A9A8A7A6A5A4A3A2A1A0CEOED7D6D5D4D3D2D1D027256逻辑图EPROM芯片2725